rev. 0
ADF4106
–8–
预分频器 输出 频率
3.5
3.0
0
50 300100
DI
DD
–
毫安
150 200 250
2.0
1.5
1.0
0.5
2.5
V
DD
= 3v
V
P
= 3v
tpc 13. DI
DD
vs. 预分频器 输出 频率
V
CP
–
V
6
0
–
6
0 5.00.5
I
CP
–
毫安
1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5
4
2
–
2
–
4
V
P
= 5v
I
CP
= 5ma
tpc 14. 承担 打气 输出 特性
电路 描述
涉及 输入 部分
这 涉及 输入 平台 是 显示 在 图示 2. sw1 和 sw2
是 正常情况下-关闭 switches. sw3 是 正常情况下-打开. 当
powerdown 是 initiated, sw3 是 关闭 和 sw1 和 sw2 是
opened. 这个 确保 那 那里 是 非 加载 的 这 ref
在
管脚
在 电源-向下.
电源-向下
控制
100k
NC
REF
在
NC
非
SW1
SW2
SW3
缓存区
至 r 计数器
nc = 非 连接
图示 2. 涉及 输入 平台
rf 输入 平台
这 rf 输入 平台 是 显示 在 图示 3. 它 是 followed 用 一个 2-平台
限制的 放大器 至 发生 这 cml 时钟 水平 需要 为 这
预分频器.
AV
DD
500
1.6v
RF
在
一个
RF
在
B
500
AGND
偏差
发生器
图示 3. rf 输入 平台
预分频器 (p/p + 1)
这 双 modulus 预分频器 (p/p + 1), along 和 这 一个 和
b counters, 使能 这 大 分隔 比率, n, 至 是 认识到
(n = bp + 一个). 这 双-modulus 预分频器, 运行 在 cml
水平, takes 这 时钟 从 这 rf 输入 平台 和 divides 它
向下 至 一个 manageable 频率 为 这 cmos 一个 和 b
counters. 这预分频器 是 可编程序的. 它 能 是 设置 在 软-
ware 至 8/9, 16/17, 32/33 或者 64/65. 它 是 为基础 在 一个 同步的
4/5 核心. 那里 是 一个 最小 分隔 比率 可能 为 全部地
相接的 输出 发生率. 这个 最小 是 决定 用
p, 这 预分频器 值 和 是 给 用: (p
2
–
p).
一个 和 b counters
这 一个 和 b cmos counters 联合的 和 这 双 modulus
预分频器 至 准许 一个 宽 ranging 分隔 比率 在 这 pll 喂养-
后面的 计数器. 这 counters 是 指定 至 工作 当 这
预分频器 输出 是 300 mhz 或者 较少. 因此, 和 一个 rf 输入
频率 的 4.0 ghz, 一个 预分频器 值 的 16/17 是 有效的 但是 一个
值 的 8/9 是 不 有效的.
脉冲波 swallow 函数
这 一个 和 b counters, 在 conjunction 和 这 双 modulus
预分频器 制造 它 可能 至 发生 输出 发生率 这个
是 排列 仅有的 用 这 涉及 频率 分隔 用 r. 这
等式 为 这 vco 频率 是 作 跟随:
fPBA
f
R
VCO
REFIN
=×+×
[( ) ]
f
VCO
输出 频率 的 外部 电压 控制
振荡器 (vco).
P
preset modulus 的 双 modulus 预分频器
(8/9, 16/17, 等.,).
B
preset 分隔 比率 的 二进制的 13-位 计数器
(3 至 8191).
一个
preset 分隔 比率 的 二进制的 6-位 swallow
计数器 (0 至 63).
f
REFIN
外部 涉及 频率 振荡器.
: 点此下载
