rev. 0
ADF4106
–9–
预分频器
p/p + 1
13-位 b
计数器
加载
加载
n = bp + 一个
从 rf
输入 平台
至 pfd
MODULUS
控制
n 分隔物
6-位 一个
计数器
图示 4. 一个 和 b counters
r 计数器
这 14-位 r 计数器 准许 这 输入 涉及 频率 至
是 分隔 向下 至 生产 这 涉及 时钟 至 这 阶段
频率 探测器 (pfd). 分隔 ratios 从 1 至 16,383
是 允许.
阶段 频率 探测器 (pfd) 和
承担 打气
这 pfd takes 输入 从 这 r 计数器 和 n 计数器 (n =
BP + 一个) 和 生产 一个 输出 均衡的 至 这 阶段 和
频率 区别 在 它们. 图示 5 是 一个 simplified
图式. 这 pfd 包含 一个 可编程序的 延迟 元素
这个 控制 这 宽度 的 这 反对-backlash 脉冲波. 这个 脉冲波
确保 那 那里 是 非 deadzone 在 这 pfd 转移 函数
和 降低 阶段 噪音 和 涉及 spurs. 二 位 在 这
涉及 计数器 获得, abp2 和 abp1 控制 这 宽度 的
这 脉冲波. 看 表格 iii.
HI
HI
D1
D2
Q1
Q2
CLR1
CLR2
CP
U1
U2
向上
向下
承担
打气
ABP2
ABP1
CPGND
V
P
r 分隔物
n 分隔物
r 分隔物
n 分隔物
cp 输出
可编程序的
延迟
U3
图示 5. pfd simplified 图式 和 定时 (在 锁)
muxout 和 锁 发现
这 输出 多路调制器 在 这 adf4110 家族 准许 这 用户
至 进入 各种各样的 内部的 点 在 这 碎片. 这 状态 的
muxout 是 控制 用 m3, m2, 和 m1 在 这 函数
获得. 表格 v 显示 这 全部 真实 表格. 图示 6 显示 这
muxout 部分 在 块 图解 表格.
锁 发现
muxout 能 是 编写程序 为 二 类型 的 锁 发现:
数字的 锁 发现 和 相似物 锁 发现.
数字的 锁 发现 是 起作用的 高. 当 ldp 在 这 r 计数器
获得 是 设置 至 0, 数字的 锁 发现 是 设置 高 当 这 阶段
错误 在 三 consecutive 阶段 探测器 循环 是 较少 比
15 ns. 和 ldp 设置 至
“
1,
”
five consecutive 循环 的 较少 比
15 ns 是 必需的 至 设置 这 锁 发现. 它 将 停留 设置 高
直到 一个 阶段 错误 的 更好 比 25 ns 是 发现 在 任何 sub-
sequent pd 循环.
这 n-频道 打开-流 相似物 锁 发现 应当 是 oper-
ated 和 一个 外部 拉-向上 电阻 的 10 k
名义上的. 当
锁 有 被 发现 这个 输出 将 是 高 和 narrow 低-
going 脉冲.
相似物 锁 发现
MUXOUT
控制
数字的 锁 发现
r 计数器 输出
n 计数器 输出
SDOUT
MUX
DV
DD
DGND
图示 6. muxout 电路
输入 变换 寄存器
这 adf4110 家族 数字的 部分 包含 一个 24-位 输入 变换
寄存器, 一个 14-位 r 计数器 和 一个 19-位 n 计数器, comprising 一个
6-位 一个 计数器 和 一个 13-位 b 计数器. 数据 是 clocked在 这
24-位 变换 寄存器 在 各自 rising 边缘 的clk. 这 数据 是
clocked 在 msb 第一. 数据 是 transferred 从 这 变换寄存器
至 一个 的 四 latches 在 这 rising 边缘 的 le. 这 destina-
tion 获得 是 决定 用 这 状态 的 这 二 control 位
(c2, c1) 在 这 变换 寄存器. 这些 是 这 二 lsbs, db1 和
db0, 作 显示 在 这 定时 图解 的 图示 1. 这 真实 表格
为 这些 位 是 显示 在 表格 vi. 表格 i显示 一个 summary
的 如何 这 latches 是 编写程序.
表格 i. c2, c1 真实 表格
控制 位
C2 C1 数据 获得
0 0 r 计数器
0 1 n 计数器 (一个 和 b)
1 0 函数 获得 (包含 预分频器)
1 1 initialization 获得
: 点此下载
