ADF4107
rev. 0 | 页 6 的 20
管脚 配置 和 函数的 描述
R
设置
CP
CPGND
AGND
MUXOU
T
LE
数据
CLK
CE
DGND
16
15
14
13
12
11
10
9
1
2
3
4
5
6
7
8
RF
在
B
RF
在
一个
AV
DD
REF
在
V
P
DV
DD
ADF4107
顶 视图
(不 至 规模)
TSSOP
图示 3. adf4107 tssop (顶 视图)
15 muxout
14 LE
13 数据
12 clk
cpgnd 1
agnd 2
agnd 3
20 cp
11 ce
6
7
8
dgnd 9
dgnd 10
4
5
19
18
17
16
RF
在
B
RF
在
一个
R
设置
V
P
DV
DD
DV
DD
管脚 1
指示信号
顶 视图
ADF4107
AV
DD
AV
DD
REF
在
CSP
(碎片 规模 包装)
图示 4. adf4107 碎片 规模 包装
表格 4. 管脚 functional 描述
mnemonic 函数
R
设置
连接 一个 电阻 在 这个 管脚 和 cpgnd sets 这最大 承担 打气 输出 current. 这 名义上的 电压
潜在的 在 这
R
设置
管脚 是 0.66 v. 这 relationship 在
I
CP
和
R
设置
是
设置
MAXCP
R
I
5.25
=
所以, 和
R
设置
= 5.1 kΩ,
I
cp 最大值
= 5 毫安.
CP 承担 打气 输出. 当使能, 这个 管脚 提供 ±i
CP
至 这 外部 循环 过滤, 这个在 转变 驱动 这 外部 vco.
CPGND 承担 打气 地面. 这个 是 这地面 返回 path 为 这 承担 打气.
AGND 相似物 地面. 这个 是 这 地面 返回 path 的 这 预分频器.
RF
在
B
complementary 输入 至 这 rf预分频器. 这个 要点 必须 是 decoupled 至 这 地面 平面 和 一个 小 绕过 电容,
典型地 100 pf. 看 图示 18.
RF
在
一个 输入 至 这 rf 预分频器. 这个 小 信号 输入 是 交流-结合 至 这 外部 vco.
AV
DD
相似物 电源 供应. 这个 电压 将 range 从 2.7 v 至 3.3 v. 解耦 capacitors 至 这 相似物 地面 平面 应当
是 放置 作 关闭 作可能 至 这个 管脚. av
DD
必须 是 这 一样 值 作 dv
DD
.
REF
在
涉及 输入. 这个 是 一个 cmos 在放 和 一个 名义上的 门槛 的 v
DD
/2 和 一个 直流 相等的 输入 阻抗 的 100 kΩ. 看
图示 17. 这个 输入 能 是 驱动 从 一个 ttl 或者cmos 结晶 振荡器 或者 它 能 是 交流-结合.
dgnd 数字的 地面.
CE
碎片 使能. 一个 逻辑 低 在 这个 管脚 powers 向下 这 设备 和 puts 这 承担 打气 输出 在三-状态 模式. 带去
这 管脚 高 将 电源 向上 这 设备, 取决于 在 这 状态 的 这 电源-向下 位, f2.
CLK
串行 时钟 输入. 这个 串行 时钟 是 美国ed 至 时钟 在 这 串行 data 至 这 寄存器. 这 数据是 latched 在 这 24-位变换
寄存器 在 这 clk rising 边缘. 这个 输入 是 一个 高 阻抗 cmos 输入.
数据
串行 数据 输入. 这 串行 数据 是 loaded msb 第一 和 这 二 lsbs 正在 这控制 位. 这个 输入 是 一个 高 阻抗
cmos 输入.
LE
加载 使能, cmos 输入. 当 le 变得 高, 这 数据 贮存 在 这 变换 寄存器 是承载 在 一个 的 这 四 latches, 这
获得 正在 选择 使用 这 控制 位.
MUXOUT
这个 多路调制器 输出 准许 也 这锁 发现, 这 scaled rf, 或者 这 scaled 涉及 频率 至 是 accessed
externally.
DV
DD
数字的 电源 供应. 这个 将 范围 从 2.7 v 至 3.3 v. 解耦 capacitors 至 这 数字的 ground 平面 应当 是 放置
作 关闭 作 可能 至 这个 管脚. dv
DD
必须 是 这 一样 值 作 av
DD
.
V
P
承担 打气 电源 供应. 这个 电压应当 是 更好 比 或者 equal 至 v
DD
. 在 系统 在哪里 v
DD
是 3 v, 它 能 是 设置 至 5
v 和 使用 至 驱动 一个 vco 和一个 tuning 范围 的 向上 至 5 v.
: 点此下载
