初步的 技术的数据
rev. pra 07/03
–5–
adf4360-2
管脚 描述
Mnemonic 函数
AV
DD
相似物 电源 供应. 这个 将 范围 从 3.0v 至 3.6v. 解耦 电容 至 这 相似物 地面
平面 应当 是 放置 作 关闭 作 可能 至 这个 管脚. av
DD
必须 是 这 一样 值 作 dv
dd.
DV
DD
数字的 电源 供应. 这个 将 范围 从 3.0v 至 3.6v. 解耦 电容 至 这 数字的 地面
平面 应当 是 放置 作 关闭 作 可能 至 这个 管脚. dv
DD
必须 是 这 一样 值 作 av
DD
.
V
VCO
电源 供应 为 这 vco. 这个 将 范围 从 3.0v 至 3.6v. 解耦 电容 至 这 相似物
地面 平面 应当 是 放置 作 关闭 作 可能 至 这个 管脚. v
VCO
必须 是 这 一样 值 作 av
dd.
R
设置
连接 一个 电阻 在 这个 管脚 和 cpgnd sets 这 最大 承担 打气 输出 电流 为
这 synthesizer. 这 名义上的 电压 潜在的 在 这 r
设置
管脚 是 0.6v. 这 relationship 在 i
CP
和 r
设置
是
所以, 和 r
设置
= 4.7k
Ω
, i
CPmax
= 2.5ma.
MUXOUT 这个 多路调制器 输出 准许 也 这 锁 发现, 这 scaled rf 或者 这 scaled 涉及 频率
至 是 accessed externally.
CP 承担 打气 输出. 当 使能 这个 提供 ±i
CP
至 这 外部 循环 过滤, 这个 在 转变 驱动
这 内部的 vco.
V
TUNE
控制 输入 至 这 vco. 这个 电压 确定 这 输出 频率 和 是 获得 从 过滤
这 cp
输出
电压.
C
C
内部的 补偿 node. 这个 管脚 必须 是 decoupled 至 地面 和 一个 10nf 电容.
C
N
内部的 补偿 node. 这个 管脚 必须 是 decoupled 至 v
VCO
和 一个 10uf 电容.
RF
输出
一个 vco 输出. 这 输出 水平的 是 可编程序的 从 -6dbm 至 -13dbm. 看 页 18 为 一个 描述
的 各种各样的 输出 stages.
RF
输出
B vco complementary 输出. 这 输出 水平的 是 可编程序的 从 -6dbm 至 -13dbm. 看 页 18
为 一个 描述 的 各种各样的 输出 stages.
CPGND 承担 打气 地面. 这个 是 这 地面 返回 path 为 这 承担 打气.
DGND 数字的 地面.
AGND 相似物 地面. 这个 是 这 地面 返回 path 的 这 预分频器 &放大; vco.
L E 加载 使能, cmos 输入. 当 le 变得 高, 这 数据 贮存 在 这 变换 寄存器 是 承载 在
一个 的 这 四 latches, 这 相关的 获得 是 选择 使用 这 控制 位.
数据 串行 数据 输入. 这 串行 数据 是 承载 msb 第一 和 这 二 lsbs 正在 这 控制 位. 这个
输入 是 一个 高 阻抗 cmos 输入.
CLK 串行 时钟 输入. 这个 串行 时钟 是 使用 至 时钟 在 这 串行 数据 至 这 寄存器. 这 数据 是
latched 在 这 24-位 变换 寄存器 在 这 clk rising 边缘. 这个 输入 是 一个 高 阻抗 cmos
输入.
C E 碎片 使能. 一个 逻辑 低 在 这个 管脚 powers 向下 这 设备 和 puts 这 承担 打气 在 三 状态
模式. 带去 这 管脚 高 将 电源 向上 这 设备 取决于 在 这 状态 的 这 电源-向下 位.
REFIN 涉及 输入. 这个 是 一个 cmos 输入 和 一个 名义上的 门槛 的 v
DD
/2 和 一个 直流 相等的 输入
阻抗 的 100k
Ω.
看 图示 2. 这个 输入 能 是 驱动 从 一个 ttl 或者 cmos 结晶 振荡器 或者
它 能 是 交流 结合.
I
CPmax
=
R
设置
11.75
: 点此下载
