首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:123478
 
资料名称:ADF4153BRU
 
文件大小: 354.92K
   
说明
 
介绍:
Fractional-N Frequency Synthesizer
 
 


: 点此下载
  浏览型号ADF4153BRU的Datasheet PDF文件第3页
3
浏览型号ADF4153BRU的Datasheet PDF文件第4页
4
浏览型号ADF4153BRU的Datasheet PDF文件第5页
5
浏览型号ADF4153BRU的Datasheet PDF文件第6页
6

7
浏览型号ADF4153BRU的Datasheet PDF文件第8页
8
浏览型号ADF4153BRU的Datasheet PDF文件第9页
9
浏览型号ADF4153BRU的Datasheet PDF文件第10页
10
浏览型号ADF4153BRU的Datasheet PDF文件第11页
11
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
ADF4153
rev. 一个 | 页 7 的 24
管脚 配置 和 pin 函数 描述
ADF4153
顶 视图
(不 至 规模)
AGND
4
RF
B
5
RFI
一个
6
AV
DD
7
REF
8
LE
数据
CLK
SDV
DD
DGND
13
12
11
10
R
设置
1
CP
2
CPGND
3
V
P
DV
DD
MUXOUT
16
15
14
9
03685-一个-002
图示 3. tssop 管脚 配置
03685-一个-003
15
14
13
12
CPGND 1
AGND 2
AGND 3
CP
11
MUXOUT
LE
数据
CLK
SDV
DD
AV
DD
6
AV
DD
7
REF
8
DGND 9
DGND 10
RF
B4
RF
A5
R
设置
V
P
DV
DD
DV
DD
19
18
17
16
20
19
17
16
管脚 1
指示信号
ADF4153
顶 视图
图示 4. lfcsp 管脚 配置
表格 4. 管脚 函数 描述
tssop lfcsp mnemonic 描述
1 19 r
设置
连接 一个 电阻 在 这个 管脚 和 地面sets 这 最大 承担 打气 输出 电流.
这 relation ship 在 i
CP
和 r
设置
设置
CP
R
525
I
.
最大值
=
和 r
设置
= 5.1 kΩ, i
CPmax
= 5 毫安.
2 20 cp
承担 打气 输出. 当使能, 这个 提供 ±i
CP
至 这 外部 循环 过滤, 这个 在 转变 驱动
这 外部 vco.
3 1 CPGND 承担 打气 地面. 这个 是 the 地面 返回 path 为 这 承担 打气.
4 2, 3 AGND 相似物 地面. 这个 是 这 地面 返回 path 的 这 预分频器.
5 4 rf
B
complementary 输入 至 这 rf prescaler. 这个 要点 应当 是 decoupled 至 这 地面 平面 和 一个
小 绕过 电容, 典型地 100 pf (看 图示 17).
6 5 rf
一个 输入 至 这 rf 预分频器. th是 小-信号 输入 是 正常情况下 交流-结合 从 这 vco.
7 6, 7 av
DD
积极的 电源 供应 为 这 rf 部分. 解耦电容 至 这 数字的地面 平面 应当 是
放置 作 关闭 作 possible 至 这个 管脚. av
DD
有 一个 值 的 3 v ± 10%. av
DD
必须 有 这 一样 电压
作 dv
DD
.
8 8 ref
涉及 输入. 这个 是 一个 cmos 在放 和 一个 名义上的 门槛 的 v
DD
/2 和 一个 相等的 输入
阻抗 的 100 kΩ (看 图示 16). 这个 输入 能 是驱动 从 一个 ttl 或者 cmos 结晶 振荡器, 或者 它
能 是 交流-结合.
9 9, 10 DGND 数字的 地面.
10 11 sdv
DD
∑- 电源. 解耦 电容 至这 数字的 地面 平面 应当 是 放置 作 关闭 作 可能 至
这个 管脚. sdv
DD
有 一个 值 的 3 v ± 10%. sdv
DD
必须 有 这 一样 电压 作 dv
DD
.
11 12 clk
串行 时钟 输入. 这个 串行 时钟是 使用 至 时钟 在 这串行 数据 至 这 寄存器. 这 数据 是 latched
在 这 变换 寄存器 在 这 clk rising 边缘. 这个 输入 是 一个 高 阻抗 cmos 输入.
12 13 数据
串行 数据 输入. 这 串行 数据是 承载 msb 第一 和 这 二 lsbs 正在 这 控制 位. 这个 输入
是 一个 高 阻抗 cmos 输入.
13 14 le
加载 使能, cmos 输入. 当 le 是高, 这 数据 贮存 在 这 变换 寄存器 是 承载 在 一个 的
这 四 latches, 这 获得 正在选择 使用 这 控制 位.
14 15 muxout
这个 多路调制器 输出 准许 也 这 rf 锁发现, 这 scaled rf, 或者 这 scaled 涉及
频率 至 是 accessed externally.
15 16, 17 dv
DD
积极的 电源 供应 为 这 数字的部分. 解耦 电容 至 这 数字的 地面 平面 应当
是 放置 作 关闭 作 可能 至 这个 管脚. dv
DD
有 一个 值 的 3 v ± 10%. dv
DD
必须 有 这 一样
电压 作 av
DD
.
16 18 v
P
承担 打气 电源 供应. 这个 should 是 更好 比 或者 equal 至 v
DD
. 在 系统 在哪里 v
DD
是 3 v, 它
能 是 设置 至 5.5 v 和 使用 至 驱动 一个vco 和 一个 tuning 范围 的 向上 至 5.5 v.
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com