adg511/adg512/adg513
rev. b
–8–
V
D
或者 v
S
– 流 或者 源 电压 – v
0.008
0.000
–0.006
–5 5–4
泄漏 电流 – na
–3 –2 –1
0
1234
0.004
0.002
–0.002
–0.004
V
DD
= +5v
V
SS
= –5v
T
一个
= +25
C
I
D
(止)
I
D
(在)
I
S
(止)
图示 7. 泄漏 电流 作 一个 函数 的 v
D
(v
S
)
频率 – hz
110
100
60
100 10M1k
串扰 – db
10k 100k 1M
90
80
70
V
DD
= +5v
V
SS
= –5v
图示 8. 串扰 vs. 频率
应用
图示 9 illustrates 一个 准确的 样本-和-支撑 电路. 一个 ad845
是 使用 作 这 输入 缓存区 当 这 输出 运算的 放大器
是 一个 op07. 在 这 追踪 模式, sw1 是 关闭 和 这
输出 v
输出
跟随 这 输入 信号 v
在
. 在 这 支撑 模式,
sw1 是 opened 和 这 信号 是 使保持 用 这 支撑 电容 c
H
.
预定的 至 转变 和 电容 泄漏, 这 电压 在 这 支撑
电容 将 decrease 和 时间. 这 adg511/adg512/
adg513 minimizes 这个 droop 预定的 至 它的 低 泄漏 specifica-
tions. 这 droop 比率 是 更远 使减少到最低限度 用 这 使用 的 一个 poly-
styrene 支撑 电容. 这 droop 比率 为 这 电路 显示 是
典型地 15
µ
v/
µ
s.
一个 第二 转变, sw2, 这个 运作 在 并行的 和 sw1, 是
包含 在 这个 电路 至 减少 pedestal 错误. 自从 两个都
switches 将 是 在 这 一样 潜在的, 它们 将 有 一个 differen-
tial 效应 在 这 运算 放大 op07, 这个 将 降低 承担
injection 影响. pedestal 错误 是 也 减少 用 这 补偿
网络 r
C
和 c
C
. 这个 补偿 网络 也 减少
这 支撑 时间 glitch 当 optimizing 这 acquisition 时间. 使用
这 illustrated 运算 放大器 和 组件 值, 这 pedestal
错误 有 一个 最大 值 的 5 mv 在 这
±
3 v 输入 范围.
这 acquisition 时间 是 2.5
µ
s 当 这 安排好 时间 是 1.85
µ
s.
+5V
–5V
2200pF
R
C
75
C
C
1000pF
C
H
2200pF
V
输出
ADG511
ADG512
ADG513
SW1
SW2
S
S
D
D
+5V
–5V
AD845
+5V
–5V
V
在
OP07
图示 9. 精确 样本-和-支撑
trench 分开
这 mos 设备 那 制造 向上 这 adg511a/adg512a/
adg513a 是 分开的 从 各自 其它 用 一个 oxide layer
(trench) (看 图示 10). 当 这 nmos 和 pmos 设备
是 不 用电气 分开的 从 各自 其它, 那里 exists 这
possibility 的 “latch-up” 造成 用 parasitic 汇合处 在
cmos 晶体管. 获得-向上 是 造成 当 p-n 汇合处 那
是 正常情况下 反转 片面的, 变为 向前 片面的, 造成
大 电流 至 流动. 这个 能 是 引起破坏.
cmos 设备 是 正常情况下 分开的 从 各自 其它 用
接合面 分开
. 在 接合面 分开 这 n 和 p wells 的 这
cmos 晶体管 表格 一个 二极管 那 是 反转 片面的 下面
正常的 运作. 不管怎样, 在 超（电）压 情况, 这个
二极管 变为 向前 片面的. 一个 硅-控制 整流器
(scr)-类型 电路 是 formed 用 这 二 晶体管, 造成 一个
重大的 放大器 的 这 电流 那, 在 转变, leads 至
获得-向上. 和 trench 分开, 这个 二极管 是 移除; 这
结果 是 一个 获得-向上-proof 电路.
buried oxide layer
基质 (backgate)
T
R
E
N
C
H
T
R
E
N
C
H
T
R
E
N
C
H
P
+
P
+
p-频道
N
+
N
+
n-频道
P
–
N
–
V
G
V
D
V
S
V
G
V
D
V
S
图示 10. trench 分开
: 点此下载
