–6–
adg406/adg407/adg426
rev. 0
定时 图解 (adg426)
图示 1.
图示 1 显示 这 定时 sequence 为 闭锁 这 转变
地址 和 使能 输入. 这 latches 是 水平的 敏感的;
因此, 当
WR
是 使保持 低, 这 latches 是 transparent 和
这 switches respond 至 这 地址 和 使能 输入. 这个
输入 数据 是 latched 在 这 rising 边缘 的
WR
.
图示 2.
图示 2 显示 这 重置 脉冲波 宽度, t
RS
, 和 这 重置 转变
止 时间, t
止
(
RS
).
便条: 所有 数字的 输入 信号 上升 和 下降 时间 是 量过的
从 10% 至 90% 的 3 v. t
R
= t
F
= 20 ns.
TERMINOLOGY
V
DD
大多数 积极的 电源 供应 潜在的.
V
SS
大多数 负的 电源 供应 潜在的 在 双
供应. 在 单独的 供应 产品, 它 将
是 连接 至 地面.
地 地面 (0 v) 涉及.
R
在
ohmic 阻抗 在 d 和 s.
R
在
相一致 区别 在 这 r
在
的 任何 二
途径.
I
S
(止) 源 泄漏 电流 当 这 转变 是 止.
I
D
(止) 流 泄漏 电流 当 这 转变 是 止.
I
D
, i
S
(在) 频道 泄漏 电流 当 这 转变
是 在.
V
D
(v
S
) 相似物 电压 在 terminals d, s.
C
S
(止) 频道 输入 电容 为 “off”
情况.
C
D
(止) 频道 输出 电容 为 “off”
情况.
C
D
, c
S
(在) “on” 转变 电容.
C
在
数字的 输入 电容.
t
在
(en) 延迟 时间 在 这 50% 和 90%
点 的 这 数字的 输入 和 转变 “on”
情况.
t
止
(en) 延迟 时间 在 这 50% 和 90%
点 的 这 数字的 输入 和 转变 “off”
情况.
t
转变
延迟 时间 在 这 50% 和 90%
点 的 这 数字的 输入 和 这 转变
“on” 情况 当 切换 从 一个
地址 状态 至 另一.
t
打开
“off” 时间 量过的 在 80% 点 的
两个都 switches 当 切换 从 一个
地址 状态 至 另一.
V
INL
最大 输入 电压 为 逻辑 “0.”
V
INH
最小 输入 电压 为 逻辑 “1.”
I
INL
(i
INH
) 输入 电流 的 这 数字的 输入.
串扰 一个 measure 的 unwanted 信号 这个 是
结合 通过 从 一个 频道 至 另一
作 一个 结果 的 parasitic 电容.
止 分开 一个 measure 的 unwanted 信号 连接
通过 一个 “off” 频道.
承担 一个 measure 的 这 glitch impulse
Injection transferred 从 这 数字的 输入 至 这 相似物
输出 在 切换.
I
DD
积极的 供应 电流.
I
SS
负的 供应 电流.
50%
t
W
50%
t
S
2V
0.8v
t
H
3V
WR
0V
3V
a0, a1, a2, (a3)
EN
0V
50%
t
RS
50%
0.8v
0
3V
0V
V
0
0V
RS
t
止
(
RS
)
转变
输出
: 点此下载
