初步的 技术的数据
rev. pr
C
–4–
ADG3246
TERMINOLOGY
V
CC
积极的 电源 供应 电压
地 地面 (0 v) 涉及
V
INH
最小 输入 电压 为 逻辑 1
V
INL
最大 输入 电压 为 逻辑 0
I
I
输入 泄漏 电流 在 这 控制 输入
I
OZ
止 状态 泄漏 电流. 它 是 这 最大 泄漏 电流 在 这 转变 管脚 在 这 止 状态.
I
OL
在 状态 泄漏 电流. 它 是 这 最大 泄漏 电流 在 这 转变 管脚 在 这 在 状态.
V
P
最大值 通过 电压. 这 最大值 通过 电压 relates 至 这 clipped 输出 电压 的 一个 nmos 设备 当 这 转变
输入 电压 是 equal 至 这 供应 电压.
R
在
ohmic 阻抗 offered 用 一个 转变 在 这 在 状态. 它 是 量过的 在 一个 给 电压 用 forcing 一个 指定
数量 的 电流 通过 这 转变.
R
在
在 阻抗 相一致 在 任何 二 途径, i.e., r
在
Max - r
在
最小值
C
X
止 止 转变 电容
C
X
在 在 转变 电容
C
在
控制 输入 电容. 这个 组成 的
是
和
SEL
.
I
CC
安静的 电源 供应 电流. 它 是 量过的 当 所有 控制 输入 是 在 一个 逻辑 高 或者 低 水平的 和
这 switches 是 止.
I
CC
extra 电源 供应 电流 组件 为 这
是
控制 输入 当 这 输入 是 不 驱动 在 这 供应
t
PLH
, t
PHL
数据 传播 延迟 通过 这 转变 在 这 在 状态. 传播 延迟 是 related 至 这 rc 时间 constant
R
在
×
C
L
, 在哪里 c
L
是 这 加载 电容.
t
PZH
, t
PZL
总线 使能 时间. 这些 是 时间 带去 至 交叉 这 v
T
电压 在 这 转变 输出 当 这 转变 转变 在 在
回馈 至 这 控制 信号,
是
.
t
PHZ
, t
PLZ
总线 使不能运转 时间. 这个 是 这 时间 带去 至 放置 这 转变 在 这 高 阻抗 止 状态 在 回馈 至 这 con-
trol信号. 它 是 量过的 作 这 时间 带去 为 这 输出 电压 至 改变 用 v
从 这 原来的 安静的 水平的,
和 涉及 至 这 逻辑 水平的 转变 在 这 控制 输入. (谈及 至 图示 3 为 使能 和 使不能运转 时间.)
最大值 数据 比率 最大 比率 在 这个 数据 能 是 passed 通过 这 转变
频道 jitter 顶峰-至-顶峰 值 的 这 总 的 这 deterministic 和 随机的 jitter 的 这 转变 频道
f
BEx
运行 频率 的 总线 使能. 这个 是 这 最大 频率 在 这个 总线 使能 (
是
) 能 是 toggled.