adg441/adg442/adg444
rev. 0
–5–
trench 分开
在 这 adg441, adg442 和 adg444, 一个 insulating oxide
layer (trench) 是 放置 在 这 nmos 和 这 pmos
晶体管 的 各自 cmos 转变. parasitic 汇合处, 这个 oc-
cur 在 这 晶体管 在 接合面 分开的 switches, 是
eliminated, 这 结果 正在 一个 完全地 获得-向上 proof 转变.
在 接合面 分开, 这 n 和 p wells 的 这 pmos 和
nmos 晶体管 表格 一个 二极管 那 是 反转-片面的 下面
正常的 运作. 不管怎样, 在 超（电）压 情况, 这个
二极管 变为 向前 片面的. 一个 硅-控制 整流器
(scr) 类型 电路 是 formed 用 这 二 晶体管 造成 一个 sig-
nificant 放大器 的 这 电流 这个, 在 转变, leads 至
获得 向上. 和 trench 分开, 这个 二极管 是 移除, 这 结果
正在 一个 获得-向上 proof 转变.
trench 分开 也 leads 至 更小的 泄漏 电流. 这
adg441, adg442 和 adg444 有 一个 泄漏 电流
的 0.5 na 作 对照的 和 一个 泄漏 电流 的 一些
nanoamperes 在 非-trench 分开的 switches. 泄漏 电流 是
一个 重要的 参数 在 样本-和-支撑 电路, 这个 电流
正在 有责任 为 这 释放 的 这 支持 电容 和
时间 造成 droop. 这 adg441/adg442/adg444’s 低
泄漏 电流, along 和 它的 快 切换 speeds, 制造 它
合适的 为 快 和 精确 样本-和-支撑 电路.
典型 效能 特性
NMOS PMOS
p-好 n-好
buried oxide layer
基质 (后面的 门)
TRENCH
LOCOS
图示 1. trench 分开
170
10
15
90
50
30
130
9
R
在
–
Ω
V
D
(v
S
)
– 伏特
612
T
一个
= +25
°
C
150
110
70
30
V
DD
= +5v
V
SS
= 0v
V
DD
= +10v
V
SS
= 0v
V
DD
= +12v
V
SS
= 0v
V
DD
= +15v
V
SS
= 0v
100
20
15
60
40
–10–15
80
100
R
在
–
Ω
V
D
(v
S
)
– 伏特
–5 5
T
一个
= +25
°
C
V
DD
= +5v
V
SS
= –5v
V
DD
= +12v
V
SS
= –12v
V
DD
= +15v
V
SS
= –15v
V
DD
= +10v
V
SS
= –10v
图示 3. R
在
作 一个 函数 的 v
D
(v
S
): 单独的 supplyfigure 2. R
在
作 一个 函数 的 v
D
(v
S
): 双 供应
: 点此下载
