ADN2890
rev. 0 | 页 9 的 12
产品 信息
pcb 设计 指导原则
恰当的 rf pcb 设计 技巧 必须 是 使用 为 最优的
效能.
电源 供应 连接 和 地面 平面
使用 的 一个 低 阻抗 地面 平面 是 推荐. 这
vee 管脚 应当 是 焊接 直接地 至 这 地面 平面 至
减少 序列 电感. 如果这 地面 平面 是 一个 内部的
平面 和 连接 至 这 地面 平面 是 制造 通过
vias, 多样的 vias 能 是 使用 在 并行的 至 减少 这 序列
电感, 特别 在 管脚 9, 这个 是 这 地面 返回 为
这 输出 缓存区. 这 exposed 垫子 应当 是 连接 至 这
地 平面 使用 filled vias
所以 那 焊盘 做 不 leak 通过
这 vias 在 软熔焊接. 使用 filled vias 下面 这 包装
非常 enhances 这 可靠性 的 这 connectivity 的 这
exposed 垫子 至 这 地 平面 在 软熔焊接.
使用 的 一个 10 µf electrolytic 电容 在 vcc 和 vee 是
推荐 在 这 location 在哪里 这 3.3 v 供应 enters 这
pcb. 当 使用 0.1 µf 和 1 nf 陶瓷的 碎片 电容, 它们
应当 是 放置 在 这 ic 电源 供应 vcc 和 vee,
作 关闭 作 可能 至 这 adn2890 vcc 管脚.
如果 连接 至 这 供应 和 地面 是 制造 通过 vias,
这 使用 的 多样的 vias 在 并行的 helps 至 减少 序列
电感, 特别 在 管脚 12, 这个 供应 电源 至 这
高 速 outp/outn 输出 缓存区. 谈及 至 这 图式
在 图示 8 为 推荐 连接.
04509-0-007
连接
EXPOSED
垫子 至
地
AVCC
1
THRADJ
5
CAZ1
6
CAZ2
7
LOS
8
pd_cathode
16
pd_vcc
15
rssi_输出
14
SQUELCH
13
管脚
2
NIN
3
AVEE
4
DRVCC
12
OUTN
10
DRVEE
9
OUTP
C4
C3
11
C2
C1
至 host
板
C7 C8
VCC
C5 C6
VCC
C11
C12 R2
200
Ω
VCC
R3
4.7k
Ω
至 10k
Ω
在 host 板
VCC
ADN2880
0.1
µ
F
VCC
C9
rssi 度量
至 模数转换器
R1 C10
c1–c4, c11: 0.01
µ
f x5r/x7r dielectric, 0201 情况
c5, c7, c9, c10, c12: 0.1
µ
f x5r/x7r dielectric, 0402 情况
c6, c8: 1nf x5r/x7r dielectric, 0201 情况
图示 8. 典型 adn2890 产品 电路
: 点此下载
