首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:124631
 
资料名称:ADS1271
 
文件大小: 381.3K
   
说明
 
介绍:
24 BIT WIDE BANDWIDTH ANALOG TO DIGITAL CONVERTER
 
 


: 点此下载
  浏览型号ADS1271的Datasheet PDF文件第3页
3
浏览型号ADS1271的Datasheet PDF文件第4页
4
浏览型号ADS1271的Datasheet PDF文件第5页
5
浏览型号ADS1271的Datasheet PDF文件第6页
6

7
浏览型号ADS1271的Datasheet PDF文件第8页
8
浏览型号ADS1271的Datasheet PDF文件第9页
9
浏览型号ADS1271的Datasheet PDF文件第10页
10
浏览型号ADS1271的Datasheet PDF文件第11页
11
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个

sbas306a −十一月 2004 − 修订 12月 2004
www.德州仪器.com
7
定时 特性: 框架-同步 format
SCLK
FSYNC
DOUT
DIN
t
DOHD
t
FPW
t
S
t
SF
t
SPW
t
SPW
t
框架
t
FPW
t
FS
t
SPW
t
DIHD
t
DDO
t
DIST
23 (msb) 22 21
t
DOPD
CLK
t
CPW
t
CPW
t
CF
•••
τ
C
定时 (所需的)东西: 框架-同步 format
为 t
一个
= −40
°
c 至 +105
°
c 和 dvdd = 1.65v 至 3.6v.
标识 参数 最小值 典型值 最大值 单位
t
CLK
clk 时期 (1/f
CLK
) 37 1000 ns
t
CPW
clk 积极的 或者 负的 脉冲波 宽度 15 ns
t
CS
rising 边缘 的 clk 至 下落 边缘 的 sclk −2 8 ns
高-速 模式 256 clk 时期
t
框架
框架 时期 (1/f
数据
)
高-决议 模式 256 或者 512
(1)
clk 时期
t
框架
框架 时期 (1/f
数据
)
低-电源 模式 256 或者 512
(1)
clk 时期
t
FPW
fsync 积极的 或者 负的 脉冲波 宽度 1 sclk 时期
t
FS
rising 边缘 的 fsync 至 rising 边缘 的 sclk 5 ns
t
SF
rising 边缘 的 sclk 至 rising 边缘 的 fsync 5 ns
sclk 时期 (sclk 必须
高-速 模式
τ
框架
/64
τ
框架
时期
τ
S
sclk 时期 (sclk 必须
是 continuously 运动)
高-决议 模式
τ
框架
/128
τ
框架
时期
τ
S
是 continuously 运动)
低-电源 模式
τ
框架
/64
τ
框架
时期
t
SPW
SCLK积极的 或者 负的 脉冲波 宽度 0.4
τ
SCLK
0.6
τ
SCLK
ns
t
DOHD
(2)
sclk 下落 边缘 至 old dout invalid (支撑 时间) 5 ns
t
DOPD
(2)
sclk 下落 边缘 至 新 dout 有效的 (传播 延迟) 12 ns
t
DDO
(2)
有效的 dout 至 下落 边缘 的 fsync 0 ns
t
DIST
新 din 有效的 至 下落 边缘 的 sclk (建制 时间) 6 ns
t
DIHD
old din 有效的 至 下落 边缘 的 sclk (支撑 时间) 6 ns
(1)
这 ads1271 automatically 发现 也 框架 时期.
(2)
加载 在 dout = 20pf.
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com