4
ads1210, 1211
®
PGA
+2.5v
涉及
+3.3v 偏差
发生器
时钟 发生器
串行 接口
第二-顺序
∆Σ
Modulator
操作指南 寄存器
command 寄存器
数据 输出 寄存器
补偿 寄存器
全部-规模 寄存器
第三-顺序
数字的 过滤
微观的 控制
modulator 控制
11
9
10
12
13
AGND AV
DD
REF
输出
REF
在
V
偏差
X
在
X
输出
3
1
2
16 17 18 4 7 8
65 1415
DSYNC CS DRDYMODE
一个
在
P
一个
在
N
SCLK
DGND
DV
DD
SDIO
SDOUT
ADS1210
1
2
3
4
5
6
7
8
9
18
17
16
15
14
13
12
11
10
一个
在
P
一个
在
N
AGND
V
偏差
CS
DSYNC
X
在
X
输出
DGND
REF
在
REF
输出
AV
DD
模式
DRDY
SDOUT
SDIO
SCLK
DV
DD
ads1210 simplified 块 图解
ads1210 管脚 定义
管脚 非 名字 描述
1A
在
P 同相 输入.
2A
在
N 反相的 输入.
3 AGND 相似物 地面.
4V
偏差
偏差 电压 输出, +3.3v 名义上的.
5 CS 碎片 选择 输入.
6 DSYNC 控制 输入 至 同步 串行 输出 数据.
7X
在
系统 时钟 输入.
8X
输出
系统 时钟 输出 (为 结晶 或者 共振器).
9 DGND 数字的 地面.
10 DV
DD
数字的 供应, +5v 名义上的.
11 SCLK 时钟 输入/输出 为 串行 数据 转移.
12 SDIO 串行 数据 输入 (能 也 函数 作 串行 数据
输出).
13 SDOUT 串行 数据 输出.
14 DRDY 数据 准备好.
15 模式 sclk 控制 输入 (主控 = 1, 从动装置 = 0).
16 AV
DD
相似物 供应, +5v 名义上的.
17 REF
输出
涉及 输出, +2.5v 名义上的.
18 REF
在
涉及 输入.
顶 视图 插件/soic
ads1210 管脚 配置
: 点此下载
