ADT7301 初步的 技术的 数据
rev. prj | 页 4 的 14
定时 特性
有保证的 用 设计 和 描绘, 不 生产 测试. 所有 输入 信号 是 指定 和 tr = tf = 5 ns (10% 至 90% 的 v
DD
)
和 安排时间 从 一个 电压 水平的 的 1.6 v.
T
一个
= t
最小值
至 t
最大值
, v
DD
= 2.7 v 至 5.5 v, 除非 否则 指出.
表格 2.
参数
1
限制 单位 Comments
t
1
5 ns 最小值
CS
至 sclk 建制 时间
t
2
25 ns 最小值 sclk 高 脉冲波 宽度
t
3
25 ns 最小值 sclk 低 脉冲波 宽度
t
4
2
35 ns 最大值 数据 进入 时间 之后 sclk 下落 边缘
t
5
20 ns 最小值 数据 建制 时间 较早的 至 sclk rising 边缘
t
6
5 ns 最小值 数据 支撑 时间 之后 sclk rising 边缘
t
7
5 ns 最小值
CS
至 sclk 支撑 时间
t
8
2
40 ns 最大值
CS
至 dout 高 阻抗
1
看 图示 13. 为 spi 定时 图解.
2
量过的 和 这 加载 电路 的 图示 2
1.6v
200
µ
一个
200
µ
AI
OH
I
OL
02884-0-002
至
输出
管脚
C
L
50pF
图示 2. 加载 电路 为 数据 进入 时间 和 总线 relinquish 时间