aduc702x 序列 初步的 技术的 数据
rev. prb | 页 10 的 80
管脚 函数 描述 – aduc7020/aduc7021/aduc7022
表格 3. 管脚 函数 描述
pin# aduc702x
7020 7021 7022
mnemonic type* 函数
38 37 36 ADC0 I 单独的-结束 或者 差别的 相似物 输入 0
39 38 37 ADC1 I 单独的-结束 或者 差别的 相似物 输入 1
40 39 38 adc2/cmp0 I 单独的-结束 或者 differential 相似物 输入 2 / 比较器 积极的 输入
1 40 39 adc3/cmp1 I 单独的-结束 或者 differential 相似物 输入 3 / 比较器 负的 输入
2 1 40 ADC4 I 单独的-结束 或者 差别的 相似物 输入 4
- 2 1 ADC5 I 单独的-结束 或者 差别的 相似物 输入 5
- 3 2 ADC6 I 单独的-结束 或者 差别的 相似物 输入 6
- 4 3 ADC7 I 单独的-结束 或者 差别的 相似物 输入 7
- - 4 ADC8 I 单独的-结束 或者 差别的 相似物 输入 8
- - 5 ADC9 I 单独的-结束 或者 差别的 相似物 输入 9
3 5 6 地
REF
S
地面 电压 涉及 为 这 模数转换器. 为 最优的 效能 这
相似物 电源 供应 应当 是 separated 从 iognd 和 dgnd
4 6 - dac0/adc12 i/o dac0 电压 输出 / 单独的-结束 或者 差别的 相似物 输入 12
5 7 - dac1/adc13 i/o dac1 电压 输出 / 单独的-结束 或者 差别的 相似物 输入 13
6 - - dac2/adc14 i/o dac2 电压 输出 / 单独的-结束 或者 差别的 相似物 输入 14
7 - - dac3/adc15 i/o dac3 电压 输出 / 单独的-结束 或者 差别的 相似物 输入 15
8 8 7 TMS I jtag 测试 端口 输入 - 测试 模式 选择. debug 和 下载 进入
9 9 8 TDI I jtag 测试 端口 输入 – 测试数据 在. debug 和 下载 进入
10 10 9
bm/p0.0/cmp
输出
/p
LAI[7]
i/o
multifunction i/o 管脚:
激励 模式. 这 aduc702x 将 enter serial 下载 模式 如果 bm 是 低
在 重置 和 将 execute 代号 如果 bm 是 牵引的 高 在 重置 通过 一个
1kohm 电阻/ 一般 目的 输入-输出 端口 0.0 / 电压
比较器 输出/ programmable 逻辑 排列 输入 元素 7
11 11 10
p0.6/t1/mrst/pla
O[3]
O
multifunction 管脚: 驱动 低 之后 重置
一般 目的 输出 端口 0.6 / timer 1 输入 / 电源 在 重置 输出
/ 可编程序的 逻辑 排列 输出 元素 3
12 12 11 TCK I jtag 测试 端口 输入 - test 时钟. debug 和 下载 进入
13 13 12 TDO O jtag 测试 端口 输出 - 测试数据 输出. debug 和 下载 进入
14 14 13 IOGND S 地面 为 gpio. 典型地 连接 至 dgnd
15 15 14 iov
DD
S 3.3v 供应 为 gpio 和 输入的 这 在-碎片 电压 调整器.
16 16 15 lv
DD
S
2.5v. 输出 的 这 在-碎片 电压调整器. 必须 是 连接 至 一个
0.47
µ
f 电容 至 dgnd
17 17 16 DGND S 地面 为 核心 逻辑.
18 18 17 p0.3/trst/模数转换器
BUSY
I
一般 目的 输入-输出 端口 0.3 / jtag 测试 端口 输入 – 测试
重置. debug 和 下载 进入 / 模数转换器
BUSY
信号 输出
19 19 18 RST I 重置 输入. (起作用的 低)
20 20 19
irq0/p0.4/conv
ST
艺术
/plao[1]
i/o
multifunction i/o 管脚:
外部 中断 要求 0, 起作用的高 / 一般 目的 输入-输出
端口 0.4 / 开始 转换 输入信号 为 模数转换器 / 可编程序的 逻辑
排列 输出 元素 1
21 21 20
irq1/p0.5/模数转换器
BUSY
/plao[2]
i/o
multifunction i/o 管脚:
外部 中断 要求 1, 起作用的高 / 一般 目的 输入-输出
端口 0.5 / 模数转换器
BUSY
信号 / 可编程序的 logic 排列 输出 元素 2
22 22 21
p2.0/spm9/plao[
5]/conv
开始
i/o
串行 端口 多路复用:
一般 目的 输入-输出 端口2.0 / uart / 可编程序的 逻辑
排列 输出 元素 5/ 开始 conversion 输入 信号 为 模数转换器
23 23 22
p0.7/eclk/spm8/
plao[4]/xclk
i/o
串行 端口 多路复用:
一般 目的 输入-输出 端口 0.7/ 输出 为 外部 时钟 信号
/ uart / 可编程序的 逻辑 排列输出 元素 4/ 输入 至 这
: 点此下载
