rev.
P
rc (12 march 2002)
ADuC834
–
11
–
初步的 技术的数据
12.58 mhz 核心_clk 能变的 核心_clk
参数 最小值 最大值 最小值 最大值 单位 图示
外部 数据 记忆 写 循环
t
WLWH
WR
Pulsewidth 377 6t
核心
– 100 ns 5
t
AVLL
地址 有效的 之后 ale 低 39 t
核心
– 40 ns 5
t
LLAX
地址 支撑 之后 ale 低 44 t
核心
– 35 ns 5
t
LLWL
ale 低 至
WR
低 188 288 3t
核心
– 50 3t
核心
+ 50 ns 5
t
AVWL
地址 有效的 至
WR
低 188 4t
核心
– 130 ns 5
t
QVWX
数据 有效的 至
WR
转变 29 t
核心
– 50 ns 5
t
QVWH
数据 建制 在之前
WR
406 7t
核心
– 150 ns 5
t
WHQX
数据 和 地址 支撑 之后
WR
29 t
核心
– 50 ns 5
t
WHLH
WR
高 至 ale 高 39 119 t
核心
– 40 t
核心
+ 40 ns 5
t
LLAX
A0
›
A7
核心_clk
ale (o)
PSEN
(o)
端口 0 (o)
端口 2 (o)
WR
(o)
t
WHLH
t
WHQX
t
WLWH
t
QVWX
t
QVWH
t
LLWL
t
AVWL
t
AVLL
A16
›
A23 A8
›
A15
数据
图示 5. 外部 数据 记忆 写 循环