aduc845/aduc847/aduc848
rev. 一个 | 页 12 的 108
管脚 非:
52-mqfp
管脚 非:
56-csp
Mnemonic
典型值e
1
描述
7 7 refin− i 外部 差别的涉及 输入, 负的 终端.
8 8 refin+ i 外部 差别的涉及 输入, 积极的 终端.
9 9 p1.4/ain5 I 在 电源-在 default, p1.4/ain5是 配置 作 这 ain5 相似物 输入.
ain5 能 是 使用 作 一个 pseudo differential 输入 当 使用 和 aincom 或者 作
这 积极的 输入 的 一个 全部地 differential 一双 当 使用 和 ain6.
p1.0 有 非 数字的 输出 驱动器. 它 能 函数 作 一个 数字的 输入 为 这个 0
必须 是 写 至 这 端口 位. 作 一个 digital 输入, 这个 管脚 必须 是 驱动 高 或者
低 externally.
10 10 p1.5/ain6 I 在 电源-在 default, p1.5/ain6是 配置 作 这 ain6 相似物 输入.
ain6 能 是 使用 作 一个 pseudo differential 输入 当 使用 和 aincom 或者 作
这 负的 输入 的 一个 全部地 differential 一双 当 使用 和 ain5.
p1.1 有 非 数字的 输出 驱动器. 它 能 函数 作 一个 数字的 输入 为 这个 0
必须 是 写 至 这 端口 位. 作 一个 digital 输入, 这个 管脚 必须 是 驱动 高 或者
低 externally.
11 11 p1.6/ain7/iexc1 i/o 在 电源-在 default, p1.6/一个in7 是 配置 作 这 ain7 相似物 输入.
ain7 能 是 使用 作 一个 pseudo differential 输入 当 使用 和 aincom 或者 作
这 积极的 输入 的 一个 全部地 差别的 一双 当 使用 和 ain8. 一个 或者 两个都
电流 来源 能 也 是 配置 在 这个 管脚.
p1.6 有 非 数字的 输出 驱动器. 它 能,不管怎样, 函数 作 一个 数字的 输入 为
这个 0 必须 是 写 至 这 端口 位. 作 一个 数字的 输入, 这个 管脚 必须 是
驱动 高 或者 低 externally.
12 12 p1.7/ain8/iexc2 i/o 在 电源-在 default, p1.7/一个in8 是 配置 作 这 ain8 相似物 输入.
ain8 能 是 使用 作 一个 pseudo differential 输入 当 使用 和 aincom 或者 作
这 负的 输入 的 一个 全部地 差别的一双 当 使用 和 ain7. 一个 或者 两个都
电流 来源 能 也 是 配置 在 这个 管脚.
p1.7 有 非 数字的 输出 驱动器. 它 能,不管怎样, 函数 作 一个 数字的 输入 为
这个 0 必须 是 写 至 这 端口 位. 作 一个 数字的 输入, 这个 管脚 必须 是
驱动 高 或者 低 externally.
13 13 aincom/dac i/o
所有 相似物 输入 能 是 涉及 至 这个 管脚, 提供 那 一个 相关的 pseudo
差别的 输入 模式 是 选择. 这个 管脚 也 功能 作 一个 alternative 管脚
输出 为 这 dac.
14 14 DAC O 这 电压 输出 从 这 dac, 如果 使能, 呈现 在 这个 管脚.
---- 15 ain9 I
ain9 能 是 使用 作 一个 pseudo differential 相似物 输入 当使用 和 aincom
或者 作 这 积极的 输入 的 一个 全部地 differential 一双 当 使用 和 ain10 (csp
版本 仅有的).
---- 16 ain10 I
ain10 能 是 使用 作 一个 pseudo differential 相似物 输入 当 使用 和
aincom 或者 作 这 负的 输入 的 一个 全部地差别的 一双 当 使用 和 ain9
(csp 版本 仅有的).
15 17 重置 I
重置 输入. 一个 高 水平的 在 这个 管脚 为 16核心 时钟 循环 当 这 振荡器 是
运动 resets 这 设备. 这个 管脚 有 一个 内部的 弱 拉-向下 和 一个 施密特
触发 输入 平台.
16–19
22–25
18–21
24–27
p3.0–p3.7
i/o
p3.0 至 p3.7 是 双向的 端口 管脚 和 内部的 拉-向上 电阻器. 端口 3 管脚
那 有 1s 写 至 它们 是 牵引的 高 用 这 内部的 拉-向上 电阻器,
和 在 那 状态 能 是 使用 作 inputs. 作 输入, 端口 3 管脚 正在 牵引的
externally 低 源 电流 因为 的 这 内部的 拉-向上 电阻器. 当
驱动 一个 0-至-1 输出 转变, 一个 强拉-向上 是 起作用的 为 一个 核心 时钟
时期 的 这 操作指南 循环.
端口 3 管脚 也 有 这 各种各样的 secondary 功能 描述 在下.
16 18 p3.0/rxd 接受者 数据 为 uart 串行 端口.
17 19 p3.1/txd 传输者 数据 为 uart 串行 端口.
18 20
p3.2/int0
外部 中断 0. 这个 管脚 能 也 是使用 作 一个 门 控制 输入 至 计时器 0.
19 21
p3.3/int1
外部 中断 1. 这个 管脚 能 也 是使用 作 一个 门 控制 输入 至 计时器 1.
22 24 p3.4/t0 计时器/计数器 0 外部 输入.
23 25 p3.5/t1 计时器/计数器 1 外部 输入.
24 26
p3.6/wr
外部 数据 记忆 写 strobe. 这个 管脚 latches 这 数据 字节 从 端口 0
在 一个 外部 数据 记忆.
: 点此下载
