aduc841/aduc842/aduc843
rev. 0 | 页 9 的 88
管脚 配置 和 函数的 描述
52 51 50 49 48 43 42 41 4047 46 45 44
14 15 16 17 18 19 20 21 22 23 24 25 26
1
2
3
4
5
6
7
8
9
10
11
13
12
管脚 1
IDENTIFIER
顶 视图
(不 至 规模)
39
38
37
36
35
34
33
32
31
30
29
28
27
p0.7/ad7
p0.6/ad6
p0.5/ad5
p0.4/ad4
DV
DD
DGND
p0.3/ad
3
p0.2/ad2
p0.1/ad1
p0.0/ad
0
ALE
PSEN
EA
p1.7/adc7
重置
p3.0/rxd
p3.1/txd
p3.2/int0
p3.3/int1/miso/pwm1
DV
DD
p3.4/t0/pwmc/pwm0/extclk*
p3.5/t1/convst
p3.6/wr
p3.7/rd
SCLOCK
p1.0/adc0/t2
p1.1/adc1/t2ex
p1.2/adc2
p1.3/adc3
AV
DD
AGND
C
REF
V
REF
DAC0
DAC1
p1.4/adc4
p1.5/adc5/ss
p1.6/adc6
p2.7/pwm1/a15/a23
p2.6/pwm0/a14/a22
p2.5/a13/a21
p2.4/a12/a20
DGND
DV
DD
XTAL2
XTAL1
p2.3/a11/a19
p2.2/a10/a18
p2.1/a9/a17
p2.0/a8/a16
sdata/mosi
DGND
03260-0-003
aduc841/aduc842/aduc843
52-含铅的 pqfp
*extclk 不 呈现 在 这 aduc841
图示 3. 52-含铅的 pqpf
p1.1/adc1/t2ex
p1.2/adc2
p1.3/adc3
AV
DD
AV
DD
AGND
AGND
AGND
C
REF
V
REF
DAC0
DAC1
p1.4/adc4
p1.5/adc5/ss
p1.6/adc6
p.7/adc7
重置
p3.0/rxd
p3.1/txd
p3.2/int0
p3.3/int1/miso/pwm1
DV
DD
DGND
p3.4/t0/pwmc/pwm0/extclk*
p3.5/t1/convst
p3.6/wr
p3.7/rd
SCLOCK
p2.7/a15/a23
p2.6/a14/a22
p2.5/a13/a21
p2.4/a12/a20
DGND
DGND
DV
DD
XTAL1
p2.3/a11/a19
p2.2/a10/a18
p2.1/a9/a17
p2.0/a8/a16
sdata/mosi
p1.0/adc0/t2
p0.7/ad7
p0.6/ad6
p0.5/ad5
p0.4/ad4
DV
DD
DGND
p0.3/ad3
p0.2/ad2
p0.1/ad1
p0.0/ad0
ALE
PSEN
EA
14
1
2
3
4
5
6
7
8
9
10
11
13
12
15
16
17
18
19
20
21
22
23
24
25
26
27
28
42
41
40
39
38
37
36
35
34
33
32
31
30
29
43
45
46
47
48
49
50
51
52
53
54
55
56
管脚 1
IDENTIFIER
44
XTAL2
顶 视图
(不 至 规模)
03260-0-004
aduc841/aduc842/aduc843
56-含铅的 csp
*extclk 不 呈现 在 这 aduc841
图示 4. 56-含铅的 csp
表格 3. 管脚 函数 描述
mnemonic 类型 函数
DV
DD
P 数字的 积极的 供应 电压. 3 v 或者 5 v 名义上的.
AV
DD
P 相似物 积极的 供应 电压. 3 v 或者 5 v 名义上的.
C
REF
i/o 解耦 输入 为 在-碎片 涉及. connect 一个 0.47 µf 电容 在 这个 管脚 和 agnd.
V
REF
NC 不 连接. 这个 是 reference 输出 在 这 aduc812; 这 c
REF
管脚 应当 是 使用 instead.
AGND G 相似物 地面. 地面 reference 要点 为 这 相似物 电路系统.
p1.0–p1.7 i
端口 1 是 一个 8-位 输入 端口 仅有的. 不像 其它 端口, 端口1 defaults 至 相似物 input 模式. 至 配置 任何 的
这些 端口 管脚 作 一个 数字的 输入, 写 一个 0 至 这 端口 位.
ADC0–ADC7 I 相似物 输入. 第八 单独的-结束 analog 输入. 频道 选择 是 通过 adccon2 sfr.
t2 i
计时器 2 数字的 输入. 输入 至 计时器/counter 2. 当 使能, 计数器 2 是incremented 在 回馈 至 一个 1-至-0
转变 的 这 t2 输入.
T2EX
I
数字的 输入. 俘获/再装填 触发为 计数器 2; 也 功能 作 一个向上/向下 控制 输入 为 计数器 2.
SS
I 从动装置 选择 输入 为 这 spi 接口.
sdata i/o 用户 可选择的, i
2
c 兼容, 或者 spi data 输入/输出 管脚.
SCLOCK i/o 串行 时钟 管脚 为 i
2
c 兼容 或者 为 spi 串行 接口 时钟.
MOSI i/o spi 主控 输出/从动装置 input 数据 i/o 管脚 为 spi 接口.
MISO i/o spi 主控 输入/从动装置 输出 data i/o 管脚 为 spi 串行 接口.
DAC0 O 电压 输出 从 dac0. 这个管脚 是 一个 非 连接 在 这 aduc843.
DAC1 O 电压 输出 从 dac1. 这个管脚 是 一个 非 连接 在 这 aduc843.
重置 I 数字的 输入. 一个 高 水平的 在 这个管脚 为 24 主控 时钟 循环 当 这 oscillator 是 运动 resets 这 设备.
: 点此下载
