初步的 技术的 数据 adum2400/adum2401/adum2402
rev. prd | 页 9 的 23
参数 标识 最小值 典型值 最大值 单位 测试 情况
5 v/3 v 运作 62 82 毫安 45 mhz 逻辑 信号 freq.
3 v/5 v 运作 34 52 毫安 45 mhz 逻辑 信号 freq.
V
DD2
供应 电流 I
dd2(90)
5 v/3 v 运作 19 27 毫安 45 mhz 逻辑 信号 freq.
3 v/5 v 运作 35 43 毫安 45 mhz 逻辑 信号 freq.
adum2402, 总的 供应 电流, 四 途径
2
直流 至 2 mbps
V
DD1
供应 电流 I
dd1(q)
5 v/3 v 运作 1.5 2.1 毫安 直流 至 1 mhz 逻辑 信号 freq.
3 v/5 v 运作 0.9 1.5 毫安 直流 至 1 mhz 逻辑 信号 freq.
V
DD2
供应 电流 I
dd2(q)
5 v/3 v 运作 0.9 1.5 毫安 直流 至 1 mhz 逻辑 信号 freq.
3 v/5 v 运作 1.5 2.1 毫安 直流 至 1 mhz 逻辑 信号 freq.
10 mbps (brwz 和 crwz grades 仅有的)
V
DD1
供应 电流 I
dd1(10)
5 v/3 v 运作 5.6 7.0 毫安 5 mhz 逻辑 信号 freq.
3 v/5 v 运作 3.0 4.2 毫安 5 mhz 逻辑 信号 freq.
V
DD2
供应 电流 I
dd2(10)
5 v/3 v 运作 3.0 4.2 毫安 5 mhz 逻辑 信号 freq.
3 v/5 v 运作 5.6 7.0 毫安 5 mhz 逻辑 信号 freq.
90 mbps (crwz 等级 仅有的)
V
DD1
供应 电流 I
dd1(90)
5 v/3 v 运作 49 62 毫安 45 mhz 逻辑 信号 freq.
3 v/5 v 运作 27 39 毫安 45 mhz 逻辑 信号 freq.
V
DD2
供应 电流 I
dd2(90)
5 v/3 v 运作 27 39 毫安 45 mhz 逻辑 信号 freq.
3 v/5 v 运作 49 62 毫安 45 mhz 逻辑 信号 freq.
为 所有 模型
输入 电流
I
IA
, i
IB
, i
IC
,
I
ID
, i
E1
, i
E2
–10 0.01 10 µa
0 ≤ v
IA
,v
IB
, v
IC
,v
ID
≤ v
DD1
或者 v
DD2
,
0 ≤ v
E1
,v
E2
≤ v
DD1
或者 v
DD2
逻辑 高 输入 门槛
V
IH
, v
EH
5 v/3 v 运作 2.0 V
3 v/5 v 运作 1.6 V
逻辑 低 输入 门槛
V
IL
, v
EL
5 v/3 v 运作 0.8 V
3 v/5 v 运作 0.4 V
V
DD1
/v
DD2
– 0.1
V
dd1/
V
DD2
V I
Ox
= –20 µa, v
Ix
= v
IxH
逻辑 高 输出 电压
V
OAH
, v
OBH
,
V
OCH
, v
ODH
V
DD1
/v
DD2
– 0.4
V
DD1
/
V
DD2
– 0.2
V I
Ox
= –4 毫安, v
Ix
= v
IxH
0.0 0.1 v i
Ox
= 20 µa, v
Ix
= v
IxL
0.04 0.1 v i
Ox
= 400 µa, v
Ix
= v
IxL
逻辑 低 输出 电压
V
oal,
V
obl,
V
OCL
, v
ODL
0.2 0.4 v i
Ox
= 4 毫安, v
Ix
= v
IxL
切换 规格
ADuM240xARW
最小 pulsewidth
3
pw 1000 ns c
L
= 15pf, cmos 信号 水平
最大 数据 比率
4
1 mbps c
L
= 15pf, cmos 信号 水平
传播 延迟
5
t
PHL
, t
PLH
50 70100 ns C
L
= 15pf, cmos 信号 水平
pulsewidth 扭曲量, |t
PLH
– t
PHL
|
5
PWD 40 ns C
L
= 15pf, cmos 信号 水平
传播 延迟 skew
6
t
PSK
50 ns c
L
= 15pf, cmos 信号 水平
频道-至-频道 相一致
7
t
pskcd/od
50 ns C
L
= 15pf, cmos 信号 水平
ADuM240xBRW