ADV7181B
rev. 0 | 页 10 的 96
管脚 配置 和 function 描述
1
HS
2
DGND
3
DVDDIO
4
P11
5
P10
6
P9
7
P8
8
SFL
9
DGND
10
DVDDIO
11
NC
12
NC
13
P7
14
P6
15
P5
16
AIN5
48
AIN4
47
AIN3
46
AGND
45
CAPC2
44
AGND
43
CML
42
REFOUT
41
AVDD
40
CAPY2
39
CAPY1
38
AGND
37
AIN2
36
AIN1
35
DGND
34
NC
33
P4
17
P3
18
P2
19
LLC
20
XTAL1
21
XTAL
22
DVDD
23
DGND
24
P1
25
P0
26
NC
27
NC
28
PWRDN
29
ELPF
30
PVDD
31
AGND
32
VS
64
地方
63
P12
62
P13
61
P14
60
P15
59
DVDD
58
DGND
57
NC
56
NC
55
SCLK
54
SDAT一个
53
ALSB
52
重置
51
NC
50
AIN6
49
ADV7181B
顶 视图
(不 至 规模)
nc = 非 连接
04984-0-002
管脚 1
指示信号
INTRQ
图示 4. 64-含铅的 lfcsp/lqfp 管脚 配置
表格 7. 管脚 函数 描述
管脚 非. Mnemonic 类型 函数
3, 10, 24, 34, 57 DGND G 数字的 地面.
32, 37, 43, 45 AGND G 相似物 地面.
4, 11 DVDDIO P 数字的 i/o 供应 电压 (3.3 v).
23, 58 DVDD P 数字的 核心 供应 电压 (1.8 v).
40 AVDD P 相似物 供应 电压 (3.3 v).
31 PVDD P pll 供应 电压 (1.8 v).
35, 36, 46–49 AIN1–AIN6 I 相似物 video 输入 途径.
12, 13, 27, 28, 33,
50, 55, 56
NC 非 连接 管脚.
26, 25, 19, 18, 17,
16, 15, 14, 8, 7, 6, 5,
62, 61, 60, 59
P0–P15 O video pixel 输出 端口.
2 HS O horizontal 同步 输出 信号.
64 VS O vertical 同步 输出 信号.
63 地方 O 地方 同步 输出 信号.
1
INTRQ
O
中断 要求 输出. interrupt occurs 当 确实 信号s 是 发现 在 这 输入
video. 看 这 中断 寄存器 编排 在 表格 82.
53 SDA i/o I
2
c 端口 串行 数据输入/输出 管脚.
54 SCLK I I
2
c 端口 串行 时钟 输入 (最大 时钟 比率 的 400 khz).
52 ALSB I
这个 管脚 选择 这 i
2
c 地址 为 这 adv7181b. alsb 设置 至 一个 逻辑 0 sets 这 地址 为
一个 写 作 0x40; 为 alsb 设置 至 一个 逻辑 高, 这 地址 选择 是 0x42.
51
重置
I
系统 重置 输入, 起作用的 低. 一个 最小 低重置 脉冲波 宽度 的 5 ms 是 必需的 至
重置 这 adv7181b 电路系统.
20 LLC O
这个 是 一个 线条-锁 输出 时钟 为 这pixel 数据 输出 用 这 adv7181b. nominally
27 mhz, 但是 varies 向上 或者 向下 一个ccording 至 video 线条 长度.
22 xtal i
这个 是 这 输入 管脚 为 这 27 mhz 结晶, 或者能 是 过载 用 一个 外部 3.3 v,
27 mhz 时钟 振荡器 源. 在 结晶 模式,这 结晶 必须 是 一个 基本的 结晶.
: 点此下载
