ADV7123
–7–rev. 一个
3.3 v timing–specifications
1
参数 最小值 典型值 最大值 单位 情况
相似物 输出
相似物 输出 延迟, t
6
7.5 ns
相似物 输出 上升/下降 时间, t
7
4
1.0 ns
相似物 输出 转变 时间, t
8
5
15 ns
相似物 输出 skew, t
9
6
12 ns
时钟 控制
f
CLK
7
50 MHz 50 mhz 等级
f
CLK
7
140 MHz 140 mhz 等级
f
CLK
7
240 MHz 240 mhz 等级
数据 和 控制 建制, t
1
1.5 ns
数据 和 控制 支撑, t
2
2.5 ns
时钟 pulsewidth 高, t
4
1.1 ns f
最大值
= 240 mhz
时钟 pulsewidth 低 t
5
1.4 ns f
最大值
= 240 mhz
时钟 pulsewidth 高 t
4
2.85 ns f
最大值
= 140 mhz
时钟 pulsewidth 低 t
5
2.85 ns f
最大值
= 140 mhz
时钟 pulsewidth 高 t
4
8.0 ns f
最大值
= 50 mhz
时钟 pulsewidth 低 t
5
8.0 ns f
最大值
= 50 mhz
pipeline 延迟, t
PD
6
1.0 1.0 1.0 时钟 循环
PSAVE
向上 时间, t
10
6
410 ns
注释
1
定时 规格 是 量过的 和 输入 水平 的 3.0 v (v
IH
) 和 0 v (v
IL
) 0 为 两个都 5 v 和 3.3 v 供应.
2
这些 最大 和 最小 规格 是 有保证的 在 这个 范围.
3
温度 范围: t
最小值
至 t
最大值
: –40
°
c 至 +85
°
c 在 50 mhz 和 140 mhz, 0
°
c 至 +70
°
c 在 240 mhz.
4
上升 时间 是 量过的 从 这 10% 至 90% 要点 的 零 至 全部-规模 转变, 下降 时间 从 这 90% 至 10% 要点 的 一个 全部-规模 转变.
5
量过的 从 50% 要点 的 全部-规模 转变 至 2% 的 最终 值.
6
有保证的 用 描绘.
7
f
CLK
最大值 规格 生产 测试 在 125 mhz 和 5 v 限制 指定 here 是 有保证的 用 描绘.
规格 主题 至 改变 没有 注意.
t
2
时钟
数据
注释:
1. 输出 延迟 (
t
6
) 量过的 从 这 50% 要点 的 这 rising 边缘 的 时钟
至 这 50% 要点 的 全部-规模 转变.
2. 输出 上升/下降 时间 (
t
7
) 量过的 在 这 10% 和 90% 点 的 全部-规模 转变.
3. 转变 时间 (
t
8
) 量过的 从 这 50% 要点 的 全部-规模 转变
至 在里面 2% 的 这 最终 输出 值.
相似物 输出
(ior,
IOR
, iog,
IOG
, iob,
IOB
)
数字的 输入
(r9–r0, g9–g0, b9–b0,
同步
,
BLANK
)
t
3
t
4
t
5
t
1
t
8
t
6
t
7
图示 1. 定时 图解
(v
AA
= +3.0 v–3.6 v
2
, v
REF
= 1.235 v, r
设置
= 560
, c
L
= 10 pf. 所有 规格 t
最小值
至
T
最大值
3
除非 否则 指出, t
J
最大值
= 110
c)
: 点此下载
