ADV7120
rev. b
–7–
如果 我们, 因此, 有 一个 graphics 系统 和 一个 1024
×
1024
决议, 一个 noninterlaced 60 hz refresh 比率 和 一个 retrace fac-
tor 的 0.8, 然后:
点 比率
= 1024
×
1024
×
60/0.8
= 78.6 mhz
这 必需的 时钟 频率 是 因此 78.6 mhz.
所有 video 数据 和 控制 输入 是 latched 在 这 adv7120
在 这 rising 边缘 的 时钟, 作 先前 描述 在 这
“digital inputs” 部分. 它 是 推荐 那 这 时钟
输入 至 这 adv7120 是 驱动 用 一个 ttl 缓存区 (e.g.,
74f244).
92.5 ire
7.5 ire
40 ire
白 水平的
黑色 水平的
blank 水平的
同步 水平的
19.05 0.714 26.67 1.000
1.44 0.054 9.05 0.340
0 0 7.62 0.286
00
毫安 v 毫安 v
red, 蓝 绿色
注释
1. 输出 连接 至 一个 doubly terminated 75
Ω
加载.
2. v
REF
= 1.235v, r
设置
= 560
Ω
, i
同步
连接 至 iog.
3. rs-343a 水平 和 容忍 assumed 在 所有 水平.
图示 3. rgb video 输出 波形
video 同步 和 控制
这 adv7120 有 一个 单独的 composite video 同步 (
同步
) 输入
控制. 许多 graphics processors 和 crt 控制者 有
这 能力 的 generating horizontal 同步 (hsync), vertical 同步
(vsync) 和 composite
同步
.
在 一个 graphics 系统 这个 做 不 automatically 发生 一个
composite
同步
信号, 这 包括 的 一些 额外的 逻辑
电路系统 将 使能 这 一代 的 一个 composite
同步
信号.
这 i
同步
电流 输出 是 典型地 连接 直接地 至 这
iog 输出, 因此 encoding video 同步 信息
面向 这 绿色 video 频道. 如果 它 是 不 必需的 至 encode 同步
信息 面向 这 adv7120’s 相似物 输出, 这
同步
在-
放 应当 是 系 至 逻辑 低 和 这 i
同步
应当 是 con-
nected 至 相似物 地面.
涉及 输入
一个 外部 1.23 v 电压 涉及 是 必需的 至 驱动
这 adv7120. 这 ad589 从 相似物 设备 是 一个
完美的 选择 的 涉及. 它 是 一个 二-终端, 低 费用,
温度 补偿 bandgap 电压 涉及 这个
提供 一个 fixed 1.23 v 输出 电压 为 输入 电流
在 50
µ
一个 和 5 毫安. 图示 4 显示 一个 典型 谈及-
ence 电路 连接 图解. 这 电压 涉及 gets
它的 电流 驱动 从 这 adv7120’s v
AA
通过 一个 在-
板 1 k
Ω
电阻 至 这 v
REF
管脚. 一个 0.1
µ
f 陶瓷的 ca-
pacitor 是 必需的 在 这 竞赛 管脚 和 v
AA
.
这个 是 需要 所以 作 至 提供 补偿 为 这
内部的 涉及 放大器.
表格 i. video 输出 真实 表格
IOG ior, iob REF DAC
描述 (毫安)
l
(毫安) 白
同步 BLANK
输入 数据
白 水平的 26.67 19.05 1 1 1 xxH
白 水平的 26.67 19.05 0 1 1 FFH
VIDEO video + 9.05 video + 1.44 0 1 1 数据
video 至 blank video + 1.44 video + 1.44 0 0 1 数据
黑色 水平的 9.05 1.44 0 1 1 00H
黑色 至 blank 1.44 1.44 0 0 1 00H
blank 水平的 7.62 0 0 1 0 xxH
同步 水平的 0 0 0 0 0 xxH
便条
典型 和 全部-规模 iog = 26.67 毫安.
V
REF
= 1.235 v, r
设置
= 560
Ω
, i
同步
连接 至 iog.
: 点此下载
