cml 输出 缓存区
这 max3272/max3272a cml 输出 电路 (图示 5)
提供 高 容忍 至 阻抗 mismatches 和
inductive 连接器. 这 输出 电流 能 是 设置 至
二 水平 使用 这 水平的 管脚. 当 水平的 是 uncon-
nected, 这 输出 电流 是 大概 16ma.
连接 水平的 至 地面 sets 这 输出 电流 至
大概 20ma. 这 squelch 函数 是 使能
当 这 squelch 管脚 是 设置 至 一个 ttl 高. 这个 func-
tion holds out+ 和 输出- 至 一个 静态的 水平的 whenever
这 输入 信号 振幅 drops 在下 这 丧失-的-sig-
nal 门槛. 这个 电路 是 也 配备 和 一个 polari-
ty 选择, 编写程序 用 这 outpol 管脚. 当
这个 管脚 是 连接 至 v
CC
, 非 倒置 将 出现.
当 连接 至 地面, 这 输出 信号 将 是
inverted.
设计 程序
程序 这 los assert 门槛
外部 电阻 r
TH
programs 这 丧失-的-信号
门槛. 看 这 los 门槛 vs. r
TH
图表 在 这
这
典型 运行 特性
部分 至 选择
这 适合的 电阻.
选择 这 连接 电容
当 交流-连接, 输入 和 输出 连接 capaci-
tors (c
在
和 c
输出
) 应当 是 选择 至 降低 这
接受者’s deterministic jitter. jitter 是 decreased 作 这
输入 低-频率 截止 (f
在
) 是 decreased:
f
在
= 1 / [2
π
(50)(c
在
)]
为 atm/sonet 或者 其它 产品 使用 scrambled
nrz 数据, 选择 (c
在
, c
输出
)
≥
0.1µf, 这个 提供
f
在
< 32khz. 为 fibre 频道, gigabit ethernet, 或者
其它 产品 使用 8b/10b 数据 编码, 选择
(c
在
, c
输出
)
≥
0.01µf, 这个 提供 f
在
< 320khz.
谈及 至 应用 便条 hfan-1.1:
choosing 交流-
连接 电容
.
选择 这 补偿-纠正
电容
这 电容 在 caz1 和 caz2 确定 这
时间 常量 的 这 信号 path 直流 补偿-cancellation
循环. 至 维持 稳固, 它 是 重要的 至 保持 一个 一个-
decade 分离 在 f
在
和 这 低-频率
截止 (f
OC
) 有关联的 和 这 直流 补偿-cancellation
电路. 为 atm/sonet 或者 其它 产品 使用
scrambled nrz 数据, f
在
< 32khz, 所以 f
OCMAX
<
3.2khz. 因此, c
AZ
= 0.1µf (f
OC
= 2khz). 为 fibre
频道 或者 gigabit ethernet 产品, leave 管脚
caz1 和 caz2 打开.
程序 这 los 时间 常量
外部 电容 c
CLOS
programs 这 los assert
和 deassert 时间. 当 inputting 数据 和 许多
consecutive 完全同样的 digits (cids), 一个 变长 时间 con-
stant 将 是 advantageous, 所以 los 做 不 标记
incorrectly. 在 这个 情况, 连接 这 clos 管脚 至 一个
0.01µf 电容 至 设置 这 assert 时间 在 这 范围 的
2µs 至 100µs. 为 scrambled 数据 在哪里 这 mark den-
sity 是 保持 在 50%, 一个 shorter 时间 常量 将 是
desirable. leave 这 clos 管脚 打开 为 一个 shorter 时间
常量 的 关于 1µs.
max3272/max3272a
+3.3v, 2.5gbps 低-电源
限制的 放大器
8 _______________________________________________________________________________________
地 水平的
静电释放
结构
V
CC
50
Ω
50
Ω
输出-
OUT+
图示 5. cml 输出 电路
: 点此下载
