首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:12681
 
资料名称:MAX500BC/D
 
文件大小: 127.64K
   
说明
 
介绍:
CMOS, Quad, Serial-Interface 8-Bit DAC
 
 


: 点此下载
  浏览型号MAX500BC/D的Datasheet PDF文件第1页
1
浏览型号MAX500BC/D的Datasheet PDF文件第2页
2
浏览型号MAX500BC/D的Datasheet PDF文件第3页
3
浏览型号MAX500BC/D的Datasheet PDF文件第4页
4

5
浏览型号MAX500BC/D的Datasheet PDF文件第6页
6
浏览型号MAX500BC/D的Datasheet PDF文件第7页
7
浏览型号MAX500BC/D的Datasheet PDF文件第8页
8
浏览型号MAX500BC/D的Datasheet PDF文件第9页
9
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
MAX500
cmos, 四方形, 串行-接口
8-位 dac
_______________________________________________________________________________________
5
12
0
0
输出 下沉 current
vs. 输出 电压
2
10
max500-01
V
输出
(v)
I
下沉
(毫安)
8
6
4
2610
8
4
14
16
V
SS
= -5v
R
O
200
V
SS
= 0v
10
-6
供应 current
vs. 温度
-4
6
max500-02
温度 (°c)
供应 电流 (毫安)
0
-2
4
2
8
12
-55 125
25-25 0 7550 100
I
DD
I
SS
1.5
-2.0
零-代号 error
vs. 温度
-1.5
1.0
max500-03
温度 (°c)
零-代号 错误 (mv)
0.0
-1.0
0.5
-0.5
2.0
-55 12525-25 0 7550 100
V
SS
= -5v
V
输出
一个
V
输出
B
V
输出
C
V
输出
D
____________________________典型 运行 特性 (持续)
_______________详细地 描述
这 max500 有 四 matched 电压-输出 数字的-至-
相似物 转换器 (dacs). 这 dacs 是 “inverted”
r-2r ladder 网络 这个 转变 8 数字的 位 在
相等的 相似物 输出 电压 在 份额 至 这
应用 涉及 电压(s). 二 dacs 在 这 max500
有 一个 独立的 涉及 输入 当 这 其它 二
dacs share 一个 涉及 输入. 一个 simplified 电路
图解 的 一个 的 这 四 dacs 是 提供 在 图示 1.
V
REF
输入
这 电压 在 这 v
REF
管脚 (管脚 4, 12, 和 13) sets
这 全部-规模 输出 的 这 dac. 这 输入 阻抗
的 这 v
REF
输入 是 代号 依赖. 这 最低
值, 大概 11k
(5.5k
为 v
REF
一个/b), occurs
当 这 输入 代号 是 01010101. 这 最大 值
的 infinity occurs 当 这 输入 代号 是 00000000.
因为 这 输入 阻抗 在 v
REF
是 代号 depen-
dent, 这 dac’s 涉及 来源 应当 有 一个 输出-
放 阻抗 的 非 更多 比 20
(非 更多 比
10
为 v
REF
一个/b). 这 输入 电容 在 v
REF
也 代号 依赖 和 典型地 varies 从 15pf 至
35pf (30pf 至 70pf 为 v
REF
一个/b). v
输出
一个, v
输出
b,
V
输出
c, 和 v
输出
d 能 是 represented 用 一个 digitally
可编程序的 电压 源 作:
V
输出
= n
b
x v
REF
/ 256
在哪里 n
b
是 这 numeric 值 的 这 dac’s 二进制的
输入 代号.
输出 缓存区 放大器
所有 电压 输出 是 内部 缓冲 用 精确
统一体-增益 followers, 这个 回转 在 更好 比 3v/µs.
当 驱动 2k
在 并行的 和 100pf 和 一个 全部-规模
转变 (0v 至 +10v 或者 +10v 至 0v), 这 输出 settles
至 ±1/2lsb 在 较少 比 4µs. 这 缓存区 将 也 驱动
2k
在 并行的 和 500pf 至 10v 水平 没有 oscilla-
tion. 典型 动态 回馈 和 安排好 perfor-
mance 的 这 max500 是 显示 在 计算数量 2 和 3.
一个 simplified 电路 图解 的 一个 输出 缓存区 是
显示 在 图示 4. 输入 一般模式 范围 至
agnd 是 提供 用 一个 pmos 输入 结构. 这 输出-
放 电路系统 包含 一个 拉-向下 电路 至 actively
驱动 v
输出
至 在里面 +15mv 的 这 负的 供应
(v
SS
). 这 缓存区 电路系统 准许 各自 dac 输出 至
R
RR
2R
2R 2R 2R 2R
V
REF
AGND
V
输出
DB0 DB5 DB6 DB7
DB0
DB5
DB6
DB7
图示 1. simplified dac 电路 图解
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com