tms320c5x, tms320lc5x
数字的 信号 processors
sprs030a – april 1995 – 修订 april 1996
11
邮递 办公室 盒 1443
•
houston, 德州 77251–1443
管脚 功能 为 设备 在 这 pz 包装 (持续)
信号 类型 描述
tdm 串行 端口 接口
TDR I tdm 串行 receive-数据 输入
TDX o/z tdm 串行 transmit-数据 输出. 在 高-阻抗 状态 当 不 transmitting
TCLKR I tdm 串行 receive-数据 时钟 输入
TCLKX i/o/z tdm 串行 transmit-数据 时钟. 内部的 或者 外部 源
TFSR / TADD i/o/z
tdm 串行 receive-框架-同步 输入. 在 这 tdm 模式, tfsr / tadd 是 使用 至 输出 /
输入 这 地址 的 这 端口
TFSX /TFRM I
tdm 串行 transmit-框架-同步 信号. 内部的 或者 外部 源. 在 这 tdm 模式,
TFSX/ tfrm 变为 tfrm, 这 tdm 框架 同步.
emulation/jtag 接口
TDI I jtag-测试-端口 scan 数据 输入
TDO o/z jtag-测试-端口 scan 数据 输出
TMS I jtag-测试-端口 模式 选择 输入
TCK I jtag-端口 时钟 输入
TRST I jtag-端口 重置 (和 拉-向下 电阻). 使不能运转 jtag 当 低
EMU0 i/o/z emulation 控制 0. 保留 为 emulation 使用
EMU1/ 止 i/o/z emulation 控制 1. puts 输出 在 高-阻抗 状态 当 低
时钟 一代 和 控制 (看 便条 2)
X1 O 振荡器 输出
X2/ CLKIN I 时钟/振荡器 输入 (pll 时钟 输入 为 ’c56)
CLKIN2 I 时钟 输入 (pll 时钟 输入 为 ’c50, ’c51, ’c52, ’c53, ’c53s)
clkmd1, clkmd2,
CLKMD3
I 时钟-模式 选择 输入
CLKOUT1 o/z 设备 系统-时钟 输出
电源 供应 连接
V
DDA
S 供应 连接, 地址-总线 输出
V
DDD
S 供应 连接, 数据-总线 输出
V
DDC
S 供应 连接, 控制 输出
V
DDI
S 供应 连接, 内部的 逻辑
V
SSA
S 供应 连接, 地址-总线 输出
V
SSD
S 供应 连接, 数据-总线 输出
V
SSC
S 供应 连接, 控制 输出
V
SSI
S 供应 连接, 内部的 逻辑
legend:
I = 输入
O = 输出
S = 供应
Z = 高 阻抗
便条 2: clkin2 管脚 是 replaced 用 clkmd3 管脚 在 ’lc56 设备.
: 点此下载
