asahi kasei [AK5392]
0188-e-01 1997/11
- 4 -
14 SCLK i/o 串行 数据 时钟 管脚
数据 是 clocked 输出 在 这 下落 边缘 的 sclk.
从动装置 模式:
sclk 需要 更多 比 48fs 时钟.
主控 模式:
sclk 输出 一个 128fs 时钟. sclk stays "l" 在 重置.
15 SDATA O 串行 数据 输出 管脚
msb 第一, 2's complement. sdata stays "l" 在 reset.
16 FSYNC i/o 框架 同步 信号 管脚
从动装置 模式:
当 "h", 这 数据 位 是 clocked 输出 在 sdata.
主控 模式:
fsync 输出 2fs 时钟.
fsync stays "l" 在 重置.
17 CLK I 主控 时钟 输入 管脚
cmode="h":384fs
cmode="l":256fs
18 CMODE I 主控 时钟 选择 管脚
"l": clk=256fs (12.288mhz @fs=48khz)
"h": clk=384fs (18.432mhz @fs=48khz)
19 HPFE I 高 通过 过滤 使能 管脚
"l": 使不能运转
"h": 使能
20 测试 I 测试管脚
应当 是 连接 dgnd.
21 BGND - 基质 地面 管脚, 0v
22 AGND - 相似物 地面 管脚, 0v
23 VA - 相似物 供应 管脚, 5v
24 ainr- I rch 相似物 负的 输入 管脚
25 AINR+ I rch 相似物 积极的 输入 管脚
26 VCOMR O rch 一般 电压 管脚, 2.5v
27 GNDR - rch 涉及 地面 管脚, 0v
28 VREFR O rch 涉及 电压 管脚, 3.75v
正常情况下 连接 至 gndr 和 一个 10uf electrolytic 电容 和
一个 0.1uf 陶瓷的 电容
: 点此下载
