pallv22v10 和 pallv22v10z families 5
使用 gal 设备 为
新 设计
便条 那 preset 和 重置 控制 这 flip-flop, 不 这 输出 管脚. 这 输出 水平的 是 决定
用 这 输出 极性 选择.
benefits 的 更小的 运行 电压
这 pallv22v10 有 一个 运行 电压 范围 的 3.0 v 至 3.6 v. 低 电压 准许 为 更小的
运行 电源 消耗量, 变长 电池 生命, 和/或者 小 batteries 为 notebook
产品.
因为 电源 是 均衡的 至 这 正方形的 的 这 电压, 减少 的 这 供应 电压 从
5.0 v 至 3.3 v significantly 减少 电源 消耗量. 这个 直接地 translates 至 变长 电池
生命 为 可携带的 产品. 更小的 电源 消耗量 能 也 是 使用 至 减少 这 大小 和
重量 的 这 电池. 因此, 3.3 v 设计 facilitate 一个 减少 在 这 表格 因素.
一个 更小的 运行 电压 结果 在 一个 减少 的 i/o 电压 swings. 这个 减少 噪音
一代 和 提供 一个 较少 不利的 环境 为 板 设计. 一个 更小的 运行 电压
也 减少 电磁的 辐射 噪音 和 制造 获得 fcc 承认 easier.
3.3-v (cmos) 和 5-v (cmos 和 ttl) 兼容 输入 和 i/o
输入 电压 能 是 在 ttl 水平. additionally, 这 pallv22v10 能 是 驱动 和 真实 5-v
cmos 水平 预定的 至 特定的 输入 和 i/o 缓存区 电路系统.
电源-向上 重置
所有 flip-flops 电源 向上 至 一个 逻辑 低 为 predictable 系统 initialization. 输出 的 这
pallv22v10 将 取决于 在 这 编写程序 输出 极性. 这 v
CC
上升 必须 是 monotonic,
和 这 重置 延迟 时间 是 1000ns 最大.
寄存器 preload
这 寄存器 在 这 pallv22v10 能 是 preloaded 从 这 输出 管脚 至 facilitate 函数的
测试 的 complex 状态 机器 设计. 这个 特性 准许 直接 加载 的 arbitrary states,
制造 它 unnecessary 至 循环 通过 长 测试 vector sequences 至 reach 一个 desired 状态. 在
增加, transitions 从 illegal states 能 是 verified 用 加载 illegal states 和 observing
恰当的 恢复.
安全 位
之后 程序编制 和 verification, 一个 pallv22v10 设计 能 是 secured 用 程序编制 这
安全 ee 位. once 编写程序, 这个 位 defeats readback 的 这 内部的 编写程序 模式
用 一个 设备 programmer, securing 专卖的 设计 从 competitors. 当 这 安全 位 是
编写程序, 这 排列 将 读 作 如果 每 位 是 erased, 和 preload 将 是 无能.
这 位 能 仅有的 是 erased 在 conjunction 和 erasure 的 这 全部 模式.
程序编制 和 erasing
这 pallv22v10 能 是 编写程序 在 标准 逻辑 programmers. 它 也 将 是 erased 至
重置 一个 先前 configured 设备 后面的 至 它的 unprogrammed 状态. erasure 是 automatically
执行 用 这 程序编制 硬件. 非 特定的 擦掉 运作 是 必需的.
: 点此下载
