am186ed/edlv 微控制器 11
初步的
D
RA
FT
增强 效能
—the am186ed/edlv
微控制器 增加 这 效能 的
80c186/188 系统, 和 这 nonmultiplexed ad-
dress 总线 提供 unbuffered 进入 至 记忆.
增强 符合实际
—the 增强 在-碎片
peripherals 的 这 am186ed/edlv 微控制器
包含 二 异步的 串行 端口, 32 pios, 一个
看门狗 计时器, 额外的 中断 管脚, 一个 脉冲波
宽度 demodulation 选项, dma 直接地 至 和 从
这 串行 端口, 8-位 和 16-位 可编程序的 总线
sizing, 一个 16-位 重置 配置 寄存器, 和 en-
hanced 碎片-选择 符合实际.
应用 仔细考虑
这 integration 增强 的 这 am186ed/edlv
微控制器 提供 一个 高-效能, 低-sys-
tem-费用 解决方案 为 16-位 embedded 微控制器
设计. 这 nonmultiplexed 地址 总线 排除
这 需要 为 系统-支持 逻辑 至 接口 记忆
设备, 当 这 多路复用 地址/数据 总线 主要的-
tains 这 值 的 先前 engineered, 客户-
明确的 peripherals 和 电路 在里面 这 upgraded
设计.
图示 1 illustrates 一个 例子 系统 设计 那
使用 这 整体的 附带的 设置 至 达到 高 每-
formance 和 减少 系统 费用.
记忆 接口
这 am186ed/edlv 微控制器 合并 一个 ver-
satile 记忆 控制 这个 支持 直接 记忆
accesses 至 dram, sram, flash, 非易失存储器, 和 rom.
非 外部 glue 逻辑 是 必需的 和 所有 必需的 con-
trol 信号 是 提供. 这 附带的 碎片 选择
有 被 增强 至 准许 它们 至 overlap 这
dram. 这个 准许 一个 小 1.5k portion 的 这 dram
记忆 空间 至 是 使用 为 peripherals 没有 总线
contention.
这 改进 记忆 定时 规格 的 这
am186ed/edlv 微控制器 准许 为 零-wait-
状态 运作 在 40 mhz 使用 50-ns dram, 70-ns
sram, 或者 70-ns flash 记忆. 为 60-ns dram 一个
wait 状态 是 必需的 在 40 mhz 和 零 wait states 在
33 mhz 和 在下. 为 70-ns dram 二 wait states
是 必需的 在 40 mhz, 一个 wait 状态 在 33 mhz, 和
零 wait states 在 25 mhz 和 在下. 这个 减少
整体的 系统 费用 用 enabling 这 使用 的 commonly
有 记忆 speeds 和 带去 有利因素 的
dram’s 更小的 费用 每 位 在 sram.
图示 1 也 显示 一个 implementation 的 一个 rs-232
console 或者 modem communications 端口. 这 rs-232
至 cmos 电压-水平的 转换器 是 必需的 为 这
电的 接口 和 这 外部 设备.
时钟 一代
这 整体的 时钟 一代 电路系统 的 这
am186ed/edlv 微控制器 使能 这 使用 的 一个
1x 结晶 频率. 这 am186ed 设计 在 图示 1
achieves 40-mhz cpu 运作, 当 使用 一个 40-
mhz 结晶.
图示 1. am186ed 微控制器 例子
系统 设计
直接 记忆 接口 例子
图示 1 illustrates 这 直接 记忆 接口 的 这
am186ed 微控制器. 这 处理器’s a19–a0
总线 connects 至 这 记忆 地址 输入, 这 ad
总线 connects 至 这 数据 输入 和 输出, 和 这
碎片 选择 连接 至 这 记忆 碎片-选择 输入.
这 odd a1–a17 地址 管脚 连接 至 这 dram
多路复用 地址 总线.
这 rd
输出 connects 至 这 dram 输出 使能
(oe
) 管脚 为 读 行动. 写 行动 使用 这
WR
输出 连接 至 这 dram 写 使能 (我们)
管脚. 这 ucas
和 lcas管脚 提供 字节 选择.
0-6
: 点此下载
