AMD
7Am85C30
管脚 描述
总线 定时 和 重置
RD
读 (输入; 起作用的 低)
这个 信号 indicates 一个 读 运作 和, 当 这
scc 是 选择, 使能 这 scc’s 总线 驱动器. 在
这 中断 acknowledge 循环, 这个 信号 门 这
中断 vector 面向 这 总线 如果 这 scc 是 这 最高的 pri-
ority 设备 requesting 一个 中断.
WR
写 (输入; 起作用的 低)
当 这 scc 是 选择, 这个 信号 indicates 一个 写
运作. 这 coincidence 的
RD
和
WR
是 interpreted
作 一个 重置.
频道 clocks
RTxCA
,
RTxCB
receive/transmit clocks (输入; 起作用的 低)
这些 管脚 能 是 编写程序 在 一些 不同的
模式 的 运作. 在 各自 频道,
RTxC
将 供应
这 receive 时钟, 这 transmit 时钟, 这 时钟 为 这
波特 比率 发生器, 或者 这 时钟 的 这 数字的 阶段-
锁 循环. 这些 管脚 能 也 是 编写程序 为
使用 和 这 各自的
同步
管脚 作 一个 结晶 oscilla-
tor. 这 receive 时钟 将 是 1, 16, 32, 或者 64 时间 这
数据 比率 在 异步的 模式.
TRxCA
,
TRxCB
transmit/receive clocks
(输入/输出; 起作用的 低)
这些 管脚 能 是 编写程序 在 一些 不同的
模式 的 运作.
TRxC
将 供应 这 receive 时钟
或者 这 transmit 时钟 在 这 输入 模式 或者 供应 这 输出-
放 的 这 数字的 阶段-锁 循环, 这 结晶 oscilla-
tor, 这 波特 比率 发生器, 或者 这 transmit 时钟 在 这
输出 模式.
频道 控制 为 modem, dma,
或者 其它
CTSA
,
CTSB
clear 至 send (输入; 起作用的 低)
如果 这些 管脚 是 编写程序 作 自动 使能, 一个 低
在 这些 输入 使能 它们的 各自的 传输者. 如果
不 编写程序 作 自动 使能, 它们 将 是 使用 作
一般-目的 输入. 两个都 输入 是 施密特-触发
缓冲 至 accommodate 慢 上升-时间 输入. 这
scc 发现 脉冲 在 这些 输入 和 将 中断
这 cpu 在 两个都 逻辑 水平的 transitions.
DCDA
,
DCDB
数据 运输车 发现 (输入; 起作用的 低)
这些 管脚 函数 作 接受者 使能 如果 它们 是 pro-
grammed 作 自动 使能; 否则, 它们 将 是
使用 作 一般-目的 输入 管脚. 两个都 是 施密特-
触发 缓冲 至 accommodate 慢 上升-时间 信号.
这 scc 发现 脉冲 在 这些 管脚 和 将 中断
这 cpu 在 两个都 逻辑 水平的 transitions.
DTR
/
REQA
,
DTR
/
REQB
数据 终端 准备好/要求
(输出; 起作用的 低)
这些 输出 follow 这 inverted 状态 编写程序
在 这 dtr 位 在 wr5. 它们 能 也 是 使用 作
一般-目的 输出 或者 作 要求 线条 为 一个 dma
控制.
RTSA
,
RTSB
要求 至 send (输出; 起作用的 低)
当 这 要求 至 send (rts) 位 在 写 寄存器 5
是 设置, 这
RTS
信号 变得 低. 当 这 rts 位 是 re-
设置 在 这 异步的 模式 和 自动 使能 是 在,
这 信号 变得 高 之后 这 传输者 是 empty. 在
同步 模式, 或者 在 异步的 模式 和 自动 en-
能 止, 这
RTS
管脚 strictly follow 这 inverted 状态 的
这 rts 位. 两个都 管脚 能 是 使用 作 一般-目的
输出.
在 sdlc 模式, 这 自动 rts 重置 增强
描述 后来的 在 这个 文档 brings
RTS
高 之后
这 last 0 的 这 closing 标记 leaves 这 txd 管脚.
SYNCA
,
SYNCB
同步
(输入/输出; 起作用的 低)
这些 管脚 能 act 也 作 输入, 输出, 或者 部分 的
这 结晶 振荡器 电路. 在 这 异步的 re-
ceive 模式 (结晶 振荡器 选项 不 选择), 这些
管脚 是 输入 类似的 至
CTS
和
DCD
. 在 这个 模式,
transitions 在 这些 线条 影响 这 状态 的 这 同步/
hunt 状态 位 在 读 寄存器 0 但是 有 非 其它
函数.
在 外部 同步 模式 和 这 结晶
振荡器 不 选择, 这些 线条 也 act 作 输入.
在 这个 模式,
同步
必须 是 驱动 低 二 receive
时钟 循环 之后 这 last 位 在 这 同步 character 是
received. character 组装 begins 在 这 rising 边缘
的 这 receive 时钟 立即 preceding 这 activa-
tion 的
同步
.
在 这 内部的 同步 模式 (monosync 和
bisync) 和 这 结晶 振荡器 不 选择, 这些
管脚 act 作 输出 和 是 起作用的 仅有的 在 这 部分 的
这 receive 时钟 循环 在 这个 同步 characters 是
公认的. 这 同步 情况 是 不 latched, 所以
这些 输出 是 起作用的 各自 时间 一个 同步 模式 是
公认的 (regardless 的 character boundaries). 在
sdlc 模式, 这些 管脚 act 作 输出 和 是 有效的 在
receipt 的 一个 标记.
: 点此下载
