AMD
2-201pal22v10 家族
注册 输出 配置
各自 macrocell 的 这 pal22v10 包含 一个 d-类型 flip-
flop 为 数据 存储 和 同步. 这 flip-flop
是 承载 在 这 低-至-高 转变 的 这 时钟 在-
放. 在 这 注册 配置 (s
1
= 0), 这 排列
反馈 是 从
Q
的 这 flip-flop.
combinatorial i/o 配置
任何 macrocell 能 是 配置 作 combinatorial 用
selecting 这 多路调制器 path 那 bypasses 这 flip-flop
(s
1
= 1). 在 这 combinatorial 配置 这 反馈
是 从 这 管脚.
DQ
Q
CLK
SP
AR
注册/起作用的 低
S
0
= 0
S
1
= 0
combinatorial/起作用的 低
S
0
= 0
S
1
= 1
DQ
Q
CLK
SP
AR
注册/起作用的 高
S
0
= 1
S
1
= 0
combinatorial/起作用的 高
S
0
= 1
S
1
= 1
16559c-5
图示 2. macrocell 配置 选项
可编程序的 三-状态 输出
各自 输出 有 一个 三-状态 输出 缓存区 和 三-
状态 控制. 一个 产品 期 控制 这 缓存区, 准许-
ing 使能 和 使不能运转 至 是 一个 函数 的 任何 产品 的
设备 输入 或者 输出 反馈. 这 combinatorial
输出 提供 一个 双向的 i/o 管脚, 和 将 是 con-
figured 作 一个 专心致志的 输入 如果 这 缓存区 是 总是 dis-
abled.
可编程序的 输出 极性
这 极性 的 各自 macrocell 输出 能 是 起作用的 高
或者 起作用的 低, 也 至 相一致 输出 信号 needs 或者 至
减少 产品 条款. 可编程序的 极性 准许
boolean expressions 至 是 写 在 它们的 大多数 紧凑的
表格 (真实 或者 inverted), 和 这 输出 能 安静的 是 的 这
desired 极性. 它 能 也 保存 “demorganizing”
努力.
选择 是 控制 用 可编程序的 位 s
0
在 这
输出 macrocell, 和 affects 两个都 注册 和 com-
binatorial 输出. 选择 是 自动, 为基础 在 这
设计 规格 和 管脚 定义.
preset/重置
为 initialization, 这 pal22v10 有 preset 和 重置
产品 条款. 这些 条款 是 连接 至 所有 regis-
tered 输出. 当 这 同步的 preset (sp)
产品 期 是 asserted 高, 这 输出 寄存器 将 是
承载 和 一个 高 在 这 next 低-至-高 时钟
转变. 当 这 异步的 重置 (ar) 产品
期 是 asserted 高, 这 输出 寄存器 将 是 imme-
diately 承载 和 一个 低 独立 的 这 时钟.
便条 那 preset 和 重置 控制 这 flip-flop, 不 这
输出 管脚. 这 输出 水平的 是 决定 用 这 输出
极性 选择.
电源-向上 重置
所有 flip-flops 电源-向上 至 一个 逻辑 低 为 predictable
系统 initialization. 输出 的 这 pal22v10 将 de-
pend 在 这 编写程序 输出 极性. 这 v
CC
上升
必须 是 monotonic 和 这 重置 延迟 时间 是 1000 ns
最大.
: 点此下载
