AD7715
–11–
rev. c
表格 iv. 输出 更新 比率
CLK* FS1 FS0 输出 更新 比率 –3␣ db 过滤 截止
0 0 0 20␣ Hz 5.24␣ Hz
0 0 1 25␣ Hz 6.55␣ Hz
0 1 0 100␣ Hz 26.2␣ Hz
0 1 1 200␣ Hz 52.4␣ Hz
1 0 0 50␣ Hz 13.1␣ Hz
1 0 1 60␣ Hz 15.7␣ Hz default 状态
1 1 0 250␣ Hz 65.5␣ Hz
1 1 1 500␣ Hz 131␣ Hz
*assumes 准确无误的 时钟 频率 在 mclk 在 管脚
B
/u 双极/单极的 运作. 一个 0 在 这个 位 选择 双极 运作. 这个 是 这 default (电源-在 或者
重置
) 状态 的 这个 位. 一个 1 在 这个 位 选择 单极的 运作.
BUF 缓存区 控制. 和 这个 位 低, 这 在-碎片 缓存区 在 这 相似物 输入 是 短接 输出. 和 这 缓存区
短接 输出, 这 电流 流 在 这 av
DD
线条 是 减少 至 250␣
µ
一个 (所有 增益 在 f
clk 在
= 1 mhz 和 增益
的 1 或者 2 在 f
clk 在
= 2.4576 mhz) 或者 500␣
µ
一个 (增益 的 32 和 128 @ f
clk 在
= 2.4576 mhz) 和 这 输出
噪音 从 这 部分 是 在 它的 最低. 当 这个 位 是 高, 这 在-碎片 缓存区 是 在 序列 和 这 相似物 输入
准许 这 输入 至 handle 高等级的 源 阻抗.
FSYNC 过滤 同步. 当 这个 位 是 高, 这 nodes 的 这 数字的 过滤, 这 过滤 控制 逻辑 和 这
校准 控制 逻辑 是 使保持 在 一个 重置 状态 和 这 相似物 modulator 是 也 使保持 在 它的 重置 状态. 当
这个 位 变得 低, 这 modulator 和 过滤 开始 至 处理 数据 和 一个 有效的 文字 是 有 在 3
×
1/(输出
更新 比率), i.e., 这 安排好-时间 的 这 过滤. 这个 fsync 位 做 不 影响 这 数字的 接口 和 做
不 重置 这
DRDY
输出 如果 它 是 低.
测试 寄存器 (rs1, rs0 = 1, 0)
这 部分 包含 一个 测试 寄存器 这个 是 使用 在 测试 这 设备. 这 用户 是 advised 不 至 改变 这 状态 的 任何 的 这
位 在 这个 寄存器 从 这 default (电源-在 或者 重置) 状态 的 所有 0s 作 这 部分 将 是 放置 在 一个 的 它的 测试 模式 和
将 不 运作 correctly. 如果 这 部分 enters 一个 的 它的 测试 模式, exercising
重置
将 exit 这 部分 从 这 模式. 一个 alterna-
tive scheme 为 getting 这 部分 输出 的 一个 的 它的 测试 模式, 是 至 重置 这 接口 用 writing 32 successive 1s 至 这 部分 和
然后 加载 所有 0s 至 这 测试 寄存器.
数据 寄存器 (rs1, rs0 = 1, 1)
这 数据 寄存器 在 这 部分 是 一个 读-仅有的 16-位 寄存器 这个 包含 这 大多数 向上-至-日期 转换 结果 从 这
ad7715. 如果 这 communications 寄存器 数据 sets 向上 这 部分 为 一个 写 运作 至 这个 寄存器, 一个 写 运作 必须 actu-
ally 引领 放置 至 返回 这 部分 至 在哪里 它 是 expecting 一个 写 运作 至 这 communications 寄存器 (这 default 状态 的
这 接口). 不管怎样, 这 16 位 的 数据 写 至 这 部分 将 是 ignored 用 这 ad7715.
: 点此下载
