cy7c63000a/cy7c63001a
cy7c63100a/cy7c63101a
为
为
文档 #: 38-08026 rev. ** 页 6 的 31
3.0 管脚 定义
名字 i/o 20-管脚 24-管脚 描述
p0.0 i/o 1 1 端口 0 位 0
p0.1 i/o 2 2 端口 0 位 1
p0.2 i/o 3 3 端口 0 位 2
p0.3 i/o 4 4 端口 0 位 3
p0.4 i/o 20 24 端口 0 位 4
p0.5 i/o 19 23 端口 0 位 5
p0.6 i/o 18 22 端口 0 位 6
p0.7 i/o 17 21 端口 0 位 7
p1.0 i/o 5 5 端口 1 位 0
p1.1 i/o 16 20 端口 1 位 1
p1.2 i/o 6 6 端口 1 位 2
p1.3 i/o 15 19 端口 1 位 3
p1.4 i/o
–
7 端口 1 位 4
p1.5 i/o
–
18 端口 1 位 5
p1.6 i/o
–
8 端口 1 位 6
p1.7 i/o
–
17 端口 1 位 7
XTALIN I 10 12 陶瓷的 共振器 在
XTALOUT O 11 13 陶瓷的 共振器 输出
CEXT i/o 9 11 connects 至 外部 r/c 定时 电路 为 optional
‘
suspend
’
wakeup
D+ i/o 14 16 usb data+
D
–
i/o 13 15 usb 数据
–
V
PP
–
8 10 程序编制 电压 供应, 系 至 地面 在 正常的 运作
V
CC
–
12 14 电压 供应
V
SS
–
7 9 地面
4.0 管脚 描述
名字 描述
V
CC
1 管脚. connects 至 这 usb 电源 源 或者 至 一个 名义上的 5v 电源 供应. 真实的 v
CC
范围 能 相异
在 4.0v 和 5.25v.
V
SS
1 管脚. connects 至 地面.
V
PP
1 管脚. 使用 在 程序编制 这 在-碎片 非易失存储器. 这个 管脚 应当 是 系 至 地面 在 正常的 行动.
XTALIN 1 管脚. 输入 从 一个 外部 陶瓷的 共振器.
XTALOUT 1 管脚. 返回 path 为 这 陶瓷的 共振器 (leave unconnected 如果 驱动 xtalin 从 一个 外部 oscilla-
tor).
p0.0
–
p0.7,
p1.0
–
p1.7
16 管脚. p0.0
–
p0.7 是 这 8 i/o 线条 在 端口 0. p1.0
–
p1.7 是 这 8 i/o 线条 在 端口 1. p1.0
–
p1.3 是
supported 在 这 cy7c6300xa. 所有 i/o 管脚 包含 位-可编程序的 拉-向上 resistors. however, 这 下沉
电流 的 各自 管脚 能 是 编写程序 至 一个 的 十六 水平. besides 起作用 作 gpio 线条, 各自
管脚 能 是 编写程序 作 一个 中断 输入. 这 中断 是 边缘-triggered, 和 可编程序的 极性.
d+, d
–
2 管脚. 双向的 usb 数据 线条. 一个 外部 拉-向上 电阻 必须 是 连接 在 这 d 管脚 和
V
CC
至 选择 低-速 usb 运作.
CEXT 1 管脚. 打开-流 输出 和 施密特 触发 输入. 这 输入 是 连接 至 一个 rising 边缘-triggered interrupt.
cext 将 是 连接 至 一个 外部 rc 至 发生 一个 wake-向上 从 suspend 模式. 看 部分 5.4.
: 点此下载
