www.德州仪器.com
R
KFF
V
在 (最小值)
3.5
65.27
R
T
1502
(
)
(3)
udg-02132
时钟
pwm ramp
PowerGood
VIN
uvlo 门槛
1 2 3 4 5 6 7 1 2 3 4 5 6 71 2
10 15
0.5
0
1.0
1.5
2.0
2.5
3.0
20 25 30 35 40 45 50 45
V
UVLO
- 输出 电压 - v
V
UVLO
- 欠压 lockout 门槛 - v
欠压 lockout
vs
HYSTERESIS
TPS40060
TPS40061
SLUS543D–12月 2002–修订 九月 2004
应用 信息 (持续)
在哪里:
•
V
在
是 这 desired 开始-向上 (uvlo) 输入 电压
•
R
T
是 这 定时 电阻 在 k
Ω
这 能变的 UVLO 函数 运用 一个 3-位 全部 adder 至 阻止 spurious shut-downs 或者 转变-ons 预定的 至 尖刺 或者
快 线条 过往旅客. 当 这 adder reaches 一个 总的 的 七 counts 在 这个 这 ramp 持续时间 是 shorter 这
时钟 循环 一个 powergood 信号 是 asserted, 一个 软-开始 initiated, 和 这 upper 和 更小的 MOSFETs 是 转变
止.
Once 这 软-开始 是 initiated, 这 UVLO cicruit 必须 看 一个 总的 计数 的 七 循环 在 这个 这 ramp
持续时间 是 变长 比 这 时钟 循环 在之前 一个 欠压 情况 是 declared (看 图示 4).
图示 4. 欠压 Lockout 运作
图示 5.
9
: 点此下载
