首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:142582
 
资料名称:AT17LV010A
 
文件大小: 242.24K
   
说明
 
介绍:
FPGA Configuration EEPROM Memory
 
 


: 点此下载
  浏览型号AT17LV010A的Datasheet PDF文件第5页
5
浏览型号AT17LV010A的Datasheet PDF文件第6页
6
浏览型号AT17LV010A的Datasheet PDF文件第7页
7
浏览型号AT17LV010A的Datasheet PDF文件第8页
8

9
浏览型号AT17LV010A的Datasheet PDF文件第10页
10
浏览型号AT17LV010A的Datasheet PDF文件第11页
11
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
at17c/lv/512a/0
9
.
注释: 1. 初步的 规格 为 军队 运行 范围 仅有的.
2. 交流 测试 加载 = 50 pf.
3. float 延迟 是 量过的 和 5 pf 交流 负载. 转变 是 量过的
±
200 mv 从 稳步的 状态 起作用的 水平.
4. 在 cascade f
最大值
= 12.5 mhz
交流 特性 为 at17c010a/512a
V
CC
= 3.3v
±
10% 商业的 / v
CC
= 3.3v
±
10% ind./mil
标识 描述
商业的 工业的/军队
单位最小值 最大值 最小值 最大值
T
OE
(2)
oe 至 数据 延迟 50 55 ns
T
CE
(2)
ncs 至 数据 延迟 55 60 ns
T
CAC
(2)
clk 至 数据 延迟 60 65 ns
T
OH
(2)
数据 支撑 从 ncs, oe, 或者 dclk 0 0 ns
T
DF
(3)
ncs 或者 oe 至 数据 float 延迟 50 50 ns
T
LC
clk 低 时间 从动装置 模式 25 25 ns
T
HC
clk 高 时间 从动装置 模式 25 25 ns
T
SCE
ncs 建制 时间 至 dclk (至 保证 恰当的 counting) 35 40 ns
T
HCE
ncs 支撑 时间 至 dclk (至 保证 恰当的 counting) 0 0 ns
T
HOE
oe 高 时间 (guarantees 计数器 是 重置) 20 20 ns
F
最大值
(4)
最大值 输入 时钟 频率 从动装置 模式 15 10 MHz
T
LC
clk 低 时间 主控 模式 30 300 30 300 ns
T
HC
clk 高 时间 主控 模式 30 300 30 300 ns
V
RDY
准备好 管脚 打开 集电级 电压 1.2 2.4 1.2 2.4 V
交流 特性 为 at17c010a/512a 当 cascading
V
CC
= 3.3v
±
10% 商业的 / v
CC
=3.3v
±
10% ind./mil.
标识 描述
商业的 工业的/军队
单位最小值 最大值 最小值 最大值
T
CDF
(3)
dclk 至 数据 float 延迟 50 50 ns
T
OCK
(2)
dclk 至 ncasc 延迟 50 55 ns
T
OCE
(2)
ce 至 ncasc 延迟 35 40 ns
T
OOE
(2)
oe 至 ncasc 延迟 35 35 ns
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com