2
AT45DB642
1638F
–
DFLSH
–
09/02
不管怎样, 这 使用 的 也 接口 是 purely optional. 它的 69,206,016 位 的 记忆 是 orga-
nized 作 8192 页 的 1056 字节 各自. 在 增加 至 这 主要的 记忆, 这 AT45DB642
也 包含 二 SRAM 数据 缓存区 的 1056 字节 各自. 这 缓存区 准许 接到 的 数据
当 一个 页 在 这 主要的 记忆 是 正在 reprogrammed, 作 好 作 读 或者 writing 一个 con-
tinuous 数据 stream. 可擦可编程只读存储器 emulation (位 或者 字节 alterability) 是 容易地 处理 和 一个 自-
包含 三 步伐 读-modify-写 运作. 不像 常规的 Flash memories 那
是 accessed randomly 和 多样的 地址 线条 和 一个 并行的 接口, 这 DataFlash
®
使用 也 一个 串行 接口 或者 一个 并行的 接口 至 sequentially 进入 它的 数据. 这 简单的
sequential 进入 facilitates 硬件 布局, 增加 系统 reliability, 降低 切换
噪音, 和 减少 包装 大小 和 起作用的 管脚 计数. DataFlash 支持 SPI 模式 0 和
模式 3. 这 设备 是 优化 为 使用 在 许多 商业的 和 工业的 产品 在哪里
高-密度, 低-管脚 计数, 低-电压, 和 低-电源 是 essential. 这 设备 运作 在
时钟 发生率 向上 至 20 MHz 和 一个 典型 起作用的 读 电流 消耗量 的 4 毫安.
至 准许 为 简单的 在-系统 reprogrammability, 这 AT45DB642 做 不 需要 高 输入
电压 为 程序编制. 这 设备 运作 从 一个 单独的 电源 供应, 2.7v 至 3.6v, 为
两个都 这 程序 和 读 行动. 这 AT45DB642 是 使能 通过 这 碎片 选择 管脚
(cs
) 和 accessed 通过 一个 三-线 接口 consisting 的 这 串行 输入 (si), 串行 输出
(所以), 和 这 串行 时钟 (sck), 或者 一个 并行的 接口 consisting 的 这 并行的 输入/输出
管脚 (i/o7 - i/o0) 和 这 时钟 管脚 (clk). 这 SCK 和 CLK 管脚 是 shared 和 提供 这
一样 clocking 输入 至 这 dataflash.
所有 程序编制 循环 是 自-安排时间, 和 非 独立的 擦掉 循环 是 必需的 在之前
程序编制.
当 这 设备 是 运输 从 atmel, 这 大多数 重大的 页 的 这 记忆 排列 将
不 是 erased. 在 其它 words, 这 内容 的 这 last 页 将 不 是 filled 和 ffh.
块 图解
记忆 排列
至 提供 最优的 flexibility, 这 记忆 排列 的 这 AT45DB642 是 分隔 在 三 水平
的 granularity comprising 的 sectors, blocks 和 页. 这
“
记忆 Architecture 图解
”
illustrates 这 损坏 的 各自 水平的 和 详细信息 这 号码 的 页 每 sector 和 块.
所有 程序 行动 至 这 DataFlash 出现 在 一个 页-用-页 基准; 不管怎样, 这 optional
擦掉 行动 能 是 执行 在 这 块 或者 页 水平的.
flash 记忆 排列
页 (1056 字节)
缓存区 2 (1056 字节)缓存区 1 (1056 字节)
i/o 接口
sck/clk
CS
重置
VCC
地
rdy/busy
ser/par
WP
SOSI
i/o7 - i/o0