7
atmega8(l)
2486m–avr–12/03
avr cpu 核心
介绍
这个 部分 discusses 这 avr 核心 architecture 在 一般. 这 主要的 函数 的 这
cpu 核心 是 至 确保 准确无误的 程序 执行. 这 cpu 必须 因此 是 能 至
进入 memories, 执行 calculations, 控制 peripherals, 和 handle 中断.
architectural overview
图示 2.
块 图解 的 这 avr mcu architecture
在 顺序 至 maximize 效能 和 parallelism, 这 avr 使用 一个 harvard architecture
– 和 独立的 memories 和 buses 为 程序 和 数据. 说明 在 这 程序
记忆 是 executed 和 一个 单独的 水平的 pipelining. 当 一个 操作指南 是 正在 exe-
cuted, 这 next 操作指南 是 前-fetched 从 这 程序 记忆. 这个 concept
使能 说明 至 是 executed 在 每 时钟 循环. 这 程序 记忆 是 在-
系统 reprogrammable flash 记忆.
这 快-进入 寄存器 文件 包含 32 x 8-位 一般 目的 working 寄存器 和
一个 单独的 时钟 循环 进入 时间. 这个 准许 单独的-循环 arithmetic 逻辑 单位 (alu)
运作. 在 一个 典型 alu 运作, 二 operands 是 输出 从 这 寄存器 文件,
这 运作 是 executed, 和 这 结果 是 贮存 后面的 在 这 寄存器 文件 – 在 一个
时钟 循环.
Flash
程序
记忆
操作指南
寄存器
操作指南
解码器
程序
计数器
控制 线条
32 x 8
一般
目的
Registrers
ALU
状态
和 控制
i/o 线条
可擦可编程只读存储器
数据 总线 8-位
数据
SRAM
直接 寻址
间接的 寻址
中断
单位
SPI
单位
看门狗
计时器
相似物
比较器
i/o 单元 2
i/o module1
i/o 单元 n
: 点此下载
