atmega603(l) 和 atmega103(l)
5
图示 4.
这 atmega603/103 avr 增强 risc architecture
这 avr 使用 一个 harvard architecture concept - 和 sepa-
比率 memories 和 buses 为 程序 和 数据. 这 pro-
gram 记忆 是 executed 和 一个 单独的 水平的 pipelining.
当 一个 操作指南 是 正在 executed, 这 next 操作指南
是 前-fetched 从 这 程序 记忆. 这个 concept
使能 说明 至 是 executed 在 每 时钟 循环.
这 程序 记忆 是 在-系统 可编程序的 flash
记忆. 和 一个 few exceptions, avr 说明 有 一个
单独的 16-位 文字 format, meaning 那 每 程序
记忆 地址 包含 一个 单独的 16-位 操作指南.
在 中断 和 子例程 calls, 这 返回 地址
程序 计数器 (pc) 是 贮存 在 这 堆栈. 这 堆栈 是
effectively allocated 在 这 一般 数据 sram, 和 conse-
quently 这 堆栈 大小 是 仅有的 限制 用 这 总的 sram 大小
和 这 用法 的 这 sram. 所有 用户 programs 必须 最初的-
ize 这 sp 在 这 重置 routine (在之前 subroutines 或者 inter-
rupts 是 executed). 这 16-位 堆栈 pointer sp 是
读/写 accessible 在 这 i/o 空间.
这 4000 字节 数据 sram 能 是 容易地 accessed
通过 这 five 不同的 寻址 模式 supported 在
这 avr architecture.
一个 有伸缩性的 中断 单元 有 它的 控制 寄存器 在 这
i/o 空间 和 一个 额外的 global 中断 使能 位 在
这 状态 寄存器. 所有 这 不同的 中断 有 一个 sepa-
比率 中断 vector 在 这 中断 vector 表格 在 这
beginning 的 这 程序 记忆. 这 不同的 中断
有 priority 在 一致 和 它们的 中断 vector posi-
tion. 这 更小的 这 中断 vector 地址, 这 高等级的 这
priority.
这 记忆 spaces 在 这 avr architecture 是 所有 直线的
和 regular 记忆 maps.
这 一般 目的 寄存器 文件
图示 5 显示 这 结构 的 这 32 一般 目的
working 寄存器 在 这 cpu.
32k/64k x 16
程序
记忆
操作指南
寄存器
操作指南
解码器
程序
计数器
控制 线条
32 x 8
一般
目的
寄存器
ALU
状态
和 测试
2k/4k x 8
可擦可编程只读存储器
Peripherals
数据 总线 8-位
AVR atmega603/103 architecture
4k x 8
数据
SRAM
DirectAddressing
IndirectAddressing
: 点此下载
