ATV2500B
5
输出 逻辑, 注册
(1)
输出 逻辑, combinatiorial
(1)
便条: 1. 这些 图解 显示 相等的 逻辑 功能, 不 必然地 这 真实的 电路 implementation.
便条: 1. 这些 四 条款 是 shared 和 d/t1.
时钟 选项
s2 = 0 条款 在
输出 配置S1 S0 d/t1 d/t2
0084注册 (q1); q2 fb
10124
(1)
注册 (q1); q2 fb
1184注册 (q1); d/t2 fb
S3 输出 配置 S6 q1 时钟
0 起作用的 低 0 CK1
1 起作用的 高 1 ck1 • pin1
S4 寄存器 1 类型 S7 q2 时钟
0D 0CK2
1T 1ck2 • pin1
S5 寄存器 2 类型
0D
1T
s2 = 1 条款 在
输出 配置S5 S1 S0 d/t1 d/t2
X004
(1)
4
combinatorial (8 条款);
q2 fb
X0144
combinatorial (4 条款);
q2 fb
X104
(1)
4
(1)
combinatorial (12 条款);
q2 fb
1114
(1)
4
combinatorial (8 条款);
d/t2 fb
01144
combinatorial (4 条款);
d/t2 fb
: 点此下载
