atv2500h/l
8
preload 和 observability 的 注册 输出
这 atv2500h/l's 寄存器 是 提供 和 电路系统 至
准许 加载 的 各自 寄存器 asynchronously 和 也 一个
高 或者 一个 低. 这个 特性 将 使简化 测试 自从 任何
状态 能 是 强迫 在 这 寄存器 至 控制 测试
sequencing. 一个 v
IH
水平的 在 这 odd i/o 管脚 将 强迫 这
适合的 寄存器 高; 一个 v
IL
将 强迫 它 低, 独立
的 这 极性 或者 其它 配置 位 settings.
这 preload 状态 是 entered 用 放置 一个 11v 至 14v sig-
nal 在 管脚 38 在 这 插件 和 管脚 42 在 这 smp. 当 这
时钟 期 是 搏动 高, (管脚 21 在 这 插件, 管脚 23 在 这
smp) 这 数据 在 这 i/o 管脚 是 放置 在 这 12 regis-
ters 选择 用 这 q 选择 和 甚至/odd 选择 管脚.
寄存器 2 observability 模式 是 entered 用 放置 一个 11v
至 14v 信号 在 管脚 2 (插件 或者 smp). 在 这个 模式, 这 con-
tents 的 这 buried 寄存器 bank 将 呈现 在 这 associ-
ated 输出 当 这 oe 控制 信号 是 起作用的.
电源-向上 重置
这 寄存器 在 这 atv2500h/l 是 设计 至 重置 dur-
ing 电源-向上. 在 一个 要点 delayed slightly 从 v
CC
越过
3.8v, 所有 寄存器 将 是 重置 至 这 低 状态. 这 输出
状态 将 取决于 在 这 极性 的 这 输出 缓存区.
这个 特性 是 核心的 为 状态 机器 initialization. 如何-
总是, 预定的 至 这 异步的 nature 的 重置 和 这
uncertainty 的 如何 v
CC
的确 rises 在 这 系统, 这 fol-
lowing 情况 是 必需的:
1. 这 v
CC
上升 必须 是 monotonic,
2. 之后 重置 occurs, 所有 输入 和 反馈 建制
时间 必须 是 符合 在之前 驱动 这 时钟 期
高,
3. 这 信号 从 这个 这 时钟 是 获得 必须
仍然是 稳固的 在 t
PR
.
水平的 强迫 在 odd
i/o 管脚 在
preload 循环.
q 选择
管脚 状态
甚至/
odd 选择
甚至 q1 状态
之后 循环
甚至 q2 状态
之后 循环
odd q1 状态
之后 循环
odd q2 状态
之后 循环
V
IH
低 低 高 X X X
V
IL
低 低 低 X X X
V
IH
高 低 X 高 X X
V
IL
高 低 X 低 X X
V
IH
低 高 X X 高 X
V
IL
低 高 X X 低 X
V
IH
高 高 X X X 高
V
IL
高 高 X X X 低
参数 描述 最小值 典型值 最大值 单位
t
PR
电源-向上
重置 时间
600 1000 ns
: 点此下载
