DP83905AVQB_集成电路资料查询网

20 管脚 描述
管脚 No 管脚 名字 类型

描述
ISA 总线 接口 管脚
94–97 SA0–SA1 9 I
LATCHED 地址 BUS
低-顺序 20 位 的 这 system’s 24 位 地址 bus
这些 线条 是 使能 面向 这 bus 用 这 system 当 BALE 是 高 和 是
99–106 TTL
Iatched 当 BALE returns Iow 这些 位 是 使用 至 decode accesses 至 这
108–115
ATLANTIC Controller’s IO 编排 和 至 这 激励 PROM 在 增加 它们 是 使用 至
decode accesses 至 这 ATLANTIC Controller’s 记忆 在 shared 记忆 mode
76–82 LA17–LA23 I
UNLATCHED 地址 BUS
高 顺序 7 位 的 这 24-位 系统 地址 bus
这些 Iines 是 有效的 在 这 下落 边缘 的 BALE 这些 位 是 使用 至 decode
TTL
accesses 至 这 ATLANTIC Controller’s 记忆 在 shared 记忆 mode
127 128 SD0–SD15 IO
系统 数据 BUS
16-位 系统 数据 bus 使用 至 转移 数据 在 这
系统 和 这 ATLANTIC Controller
130 131 3SH
133 134
136 137
73 72
70 69
67 66
64 63
88 BALE I
总线 地址 获得 ENABLE
这个 信号 indicates 当 这 系统 地址
线条 是 valid
TTL
83 SBHE I
系统 总线 高 ENABLE
这个 信号 indicates 那 这 系统 expects 一个
转移 在 这 upper 字节 lane
TTL
86 M16 O
16-位 记忆 TRANSFER
在 16-位 shared 记忆 模式 这个 信号 indicates
那 这 ATLANTIC 控制 有 解码 一个 地址 在里面 这 128 kbyte 空间
OCH
那 它 occupies 部分 of
84 IO16 O
16-位 IO TRANSFER
在 IO 模式 这个 信号 indicates 那 这 ATLANTIC
控制 是 responding 至 一个 16-位 IO 进入 用 驱动 16-位 的 数据 在 这 bus
OCH
74 MWR I
记忆 写 STROBE
Strobe 从 系统 至 写 至 ATLANTIC Controller’s
记忆 map
这个 管脚 应当 是 连接 至 准许 这 CHRDY fix 在 16-位 IO 模式
TTL
至 运作 correctly
 (看 部分 60)
75 MRD I
记忆 读 STROBE
Strobe 从 系统 至 读 从 ATLANTIC Controller’s
记忆 map
这个 管脚 应当 是 连接 至 准许 这 CHRDY fix 在 16-位 IO 模式
TTL
至 运作 correctly
 (看 部分 60)
119 SMRD I
低 记忆 STROBES
在 记忆 模式 这些 信号 strobe 记忆 transfers
在 这 一样 manner 作 MRD
和 MWR 除了 那 这些 信号 仅有的 出现 如果 这
120 SMWR
TTL
进入 是 至 这 最低 1 Megabyte 这个 partial 地址 decode 意思 那 这些
信号 能 是 使用 在 一个 8-位 slot 至 合适的 decode 一个 进入 至 这个 area
这
ATLANTIC 控制 将 使用 MRD
和 MWR 在 16-位 记忆 模式 和 将 使用
SMRD
和 SMWR 在 记忆 模式 当 DWID 是 低 (8-位 模式)
SMRD 和
SMWR
是 也 使用 至 进入 这 激励 PROM
118 IOWR I
IO 写 STROBE
Strobe 从 系统 至 写 至 这 ATLANTIC Controller’s IO
map
TTL
117 IORD I
IO 读 STROBE
Strobe 从 系统 至 读 从 这 ATLANTIC Controller’s
IO map
TTL
126 重置 I
RESET
这个 信号 是 输出 用 这 系统 至 重置 所有 设备 在 这 bus
TTL

驱动器 类型 are I
e
Input O
e
Output IO
e
bi-directional Output OCH
e
打开 Collector 3SH
e
触发-状态 Output TTL
e
TTL Compatible AUI
e
Attachment 单位 Interface TPI
e
Twisted 一双 Interface LED
e
LED Drive MOS
e
CMOS 水平的 Compatible XTAL
e
Crystal
4

标　题:
内　容:
用户名:

手机号:	(*未登录用户需填写手机号,手机号不公开,可用于网站积分.)

本平台电子爱好着纯手工中文简译:	截至2020/5/17日,支持英文词汇500个

20 管脚描述管脚 No 管脚名字类型  描述 ISA 总线接口管脚 94–97 SA0–SA1 9 I LATCHED 地址 BUS 低-顺序 20 位的这 system’s 24 位地址 bus 这些线条是使能面向这 bus 用这 system 当 BALE 是高和是 99–106 TTL Iatched 当 BALE returns Iow 这些位是使用至 decode accesses 至这 108–115 ATLANTIC Controller’s IO 编排和至这激励 PROM 在增加它们是使用至 decode accesses 至这 ATLANTIC Controller’s 记忆在 shared 记忆 mode 76–82 LA17–LA23 I UNLATCHED 地址 BUS 高顺序 7 位的这 24-位系统地址 bus 这些 Iines 是有效的在这下落边缘的 BALE 这些位是使用至 decode TTL accesses 至这 ATLANTIC Controller’s 记忆在 shared 记忆 mode 127 128 SD0–SD15 IO 系统数据 BUS 16-位系统数据 bus 使用至转移数据在这系统和这 ATLANTIC Controller 130 131 3SH 133 134 136 137 73 72 70 69 67 66 64 63 88 BALE I 总线地址获得 ENABLE 这个信号 indicates 当这系统地址线条是 valid TTL 83 SBHE I 系统总线高 ENABLE 这个信号 indicates 那这系统 expects 一个转移在这 upper 字节 lane TTL 86 M16 O 16-位记忆 TRANSFER 在 16-位 shared 记忆模式这个信号 indicates 那这 ATLANTIC 控制有解码一个地址在里面这 128 kbyte 空间 OCH 那它 occupies 部分 of 84 IO16 O 16-位 IO TRANSFER 在 IO 模式这个信号 indicates 那这 ATLANTIC 控制是 responding 至一个 16-位 IO 进入用驱动 16-位的数据在这 bus OCH 74 MWR I 记忆写 STROBE Strobe 从系统至写至 ATLANTIC Controller’s 记忆 map 这个管脚应当是连接至准许这 CHRDY fix 在 16-位 IO 模式 TTL 至运作 correctly  (看部分 60) 75 MRD I 记忆读 STROBE Strobe 从系统至读从 ATLANTIC Controller’s 记忆 map 这个管脚应当是连接至准许这 CHRDY fix 在 16-位 IO 模式 TTL 至运作 correctly  (看部分 60) 119 SMRD I 低记忆 STROBES 在记忆模式这些信号 strobe 记忆 transfers 在这一样 manner 作 MRD 和 MWR 除了那这些信号仅有的出现如果这 120 SMWR TTL 进入是至这最低 1 Megabyte 这个 partial 地址 decode 意思那这些信号能是使用在一个 8-位 slot 至合适的 decode 一个进入至这个 area 这 ATLANTIC 控制将使用 MRD 和 MWR 在 16-位记忆模式和将使用 SMRD 和 SMWR 在记忆模式当 DWID 是低 (8-位模式) SMRD 和 SMWR 是也使用至进入这激励 PROM 118 IOWR I IO 写 STROBE Strobe 从系统至写至这 ATLANTIC Controller’s IO map TTL 117 IORD I IO 读 STROBE Strobe 从系统至读从这 ATLANTIC Controller’s IO map TTL 126 重置 I RESET 这个信号是输出用这系统至重置所有设备在这 bus TTL  驱动器类型 are I e Input O e Output IO e bi-directional Output OCH e 打开 Collector 3SH e 触发-状态 Output TTL e TTL Compatible AUI e Attachment 单位 Interface TPI e Twisted 一双 Interface LED e LED Drive MOS e CMOS 水平的 Compatible XTAL e Crystal 4

	电话：13410210660 QQ : 84325569
	联系方式： E-mail:CaiZH01@163.com