max613/max614
双-slot pcmcia
相似物 电源 控制者
6 _______________________________________________________________________________________
vcc 切换
这 max613/max614 包含 水平的 shifters 那 使简化
驱动 外部 电源 mosfets 至 转变 pcmcia card
vcc. 当 一个 pcmcia card 是 正在 inserted 在 这
插座, 这 vcc 管脚 在 这 card 边缘 连接器 应当
是 powered 向下 至 0v 至 阻止 “hot insertion” 那
将 损坏 这 pcmcia card. 这 max613/max614
场效应晶体管 驱动器 是 打开 流. 它们的 上升 时间 是 con-
trolled 用 一个 外部 拉-向上 电阻, 准许 慢 转变-
在 的 vcc 电源 至 这 pcmcia card.
这 drv3 和 drv5 管脚 在 这 max613 和 这 drv
管脚 在 这 max614 是 打开-流 输出 牵引的 向下
和 内部的 n-频道 设备. 这 门 驱动 至
这些 内部的 n-频道 设备 是 powered 从
vccin, regardless 的 vppin’s 电压. 如果 vccin 是 left
unconnected 或者 较少 比 2v 是 应用 至 vccin, 这
drv3/drv5/drv 门 驱动器 将 不 下沉 电流.
至 转变 vcc (m1 和 m2 在 图示 1), 使用 外部
n-频道 电源 mosfets. m1 和 m2 应当 是
逻辑-水平的 n-频道 电源 mosfets 和 低 在
阻抗. 这 motorola mtp3055el 和 siliconix
si9956dy mosfets 是 两个都 好的 choices. 转变 在
m1 和 m2 用 拉 它们的 门 在之上 +5v. 和 这
门 牵引的 向上 至 vppin 作 显示 在 图示 1, vppin
应当 是 在 least 10v 所以 那 和 vcc = 5.5v, m1 和
m2 有 在 least 4.5v 的 门 驱动.
这 门 的 m1 和 m2 能 是 牵引的 向上 至 任何 10v 至
20v 源, 和 做 不 需要 至 是 牵引的 向上 至 vppin.
典型地, 这 +12v 使用 为 vppin 是 有提供的 从 一个
+5v 至 +12v 切换 调整器. 至 保存 电源, 这
+5v 至 +12v 切换 调整器 能 是 shut 向下
当 不 使用 这 vpp 程序编制 电压, 准许
vppin 至 下降 在下 +5v.
在 这个 情况, m1 和 m2 应当 不 是 牵引的 向上 至
vppin, 自从 m1 和 m2 不能 是 转变 在 reliably
当 vppin falls 在下 +10v. 任何 时钟 源 能
是 使用 至 发生 一个 高-一侧 门-驱动 电压 用
使用 电容 和 二极管 至 build 一个 inexpensive
承担 打气. 图示 3 显示 一个 承担-打气 电路
那 发生 10v 从 一个 +5v 逻辑 时钟 源.
__________产品 信息
这 max613 包含 所有 这 门 驱动器 和 转变-
ing 电路系统 需要 至 支持 一个 +3.3v/+5v vcc
pcmcia slot 和 minimal 外部 组件.
图示 4 显示 这 相似物 电源 控制 需要 至
支持 二 双 电压 pcmcia slots. 这 一个:vcc
和 b:vcc 管脚 在 这 intel 82365sl df 电源 这
驱动器 为 这 控制 信号 那 直接地 连接 至
这 pcmcia card.
一个 3.3v card needs 3.3v 逻辑-水平的 控制 信号 和
这 能力 至 程序 vpp1 和 vpp2 至 3.3v. 这
max613’s vccin 是 切换 和 slot vcc, 所以 avpp0
= 1 和 avpp1 = 0 导致 avpp = slot vcc.
likewise, 一个:vcc 和 b:vcc 是 连接 至 vccin,
所以 这 intel 82365sl df 控制 信号 至 这 pcmcia
card 是 这 正确的 逻辑 水平.
pcmcia card 接口 控制者 其它 比 这
intel 82365sl df 能 是 使用 和 图示 4’s cir-
cuit. 表格 4 显示 这 管脚 在 这 cirrus 逻辑
cl-pd6720 那 执行 这 一样 函数 作 这
intel 82365sl df 管脚.
逻辑 输入
AVPP1 AVPP0 AVPP
0 0 0V
0 1 VCCIN
1 0 VPPIN
1 1 hi-z
输出
逻辑 输入
VCC1 VCC0 DRV3 DRV5
0 0 0V 0V
0 1 hi-z 0V
1 0 0V hi-z
1 1 0V 0V
逻辑 输入 输出
BVPP1 BVPP0 BVPP
0 0 0V
0 1 VCCIN
1 0 VPPIN
1 1 hi-z
表格 3. max613 drv3 和 drv5 控制
逻辑 (
–
S
—
H
—
D
—
N = vccin)
输出
表格 1. avpp 控制 逻辑
表格 2. bvpp 控制 逻辑
: 点此下载
