rev. 一个
AD1896
–7–
管脚 配置
28
27
26
25
24
23
22
21
20
19
18
17
16
15
1
2
3
4
5
6
7
8
9
10
11
12
13
14
AD1896
顶 视图
(不 至 规模
)
沉默的_在
重置
smode_在_2
smode_在_1
smode_在_0
绕过
DGND
GRPDLYS
mclk_在
mclk_输出
sdata_i
vdd_io
lrclk_i
sclk_i
沉默的_输出
wlngth_输出_1
wlngth_输出_0
smode_输出_1
smode_输出_0
tdm_在
DGND
mmode_2
mmode_1
mmode_0
sclk_o
vdd_核心
sdata_o
lrclk_o
管脚 函数 描述
管脚 非. 在/输出 Mnemonic 描述
1IN GRPDLYS 组 延迟 高 = 短的, 低 = 长
2IN mclk_在 主控 时钟 或者 结晶 输入
3 输出 mclk_输出 主控 时钟 输出 或者 结晶 输出
4IN sdata_i 输入 串行 数据 (在 输入 样本 比率)
5 在/输出 sclk_i 主控/从动装置 输入 串行 位 时钟
6 在/输出 lrclk_i 主控/从动装置 输入 left/正确的 时钟
7IN vdd_io 3.3 v/5 v 输入/输出 数字的 供应 管脚
8IN DGND 数字的 地面 管脚
9IN 绕过 asrc 绕过 模式, 起作用的 高
10 在 smode_在_0 输入 端口 串行 接口 模式 选择 管脚 0
11 在 smode_在_1 输入 端口 串行 接口 模式 选择 管脚 1
12 在 smode_在_2 输入 端口 串行 接口 模式 选择 管脚 2
13 在
重置
重置 管脚, 起作用的 低
14 在 沉默的_在 沉默的 输入 pin—active 高 正常情况下 连接 至 沉默的_输出
15 输出 沉默的_输出 输出 沉默的 控制, 起作用的 高
16 在 wlngth_输出_1 硬件 可选择的 输出 wordlength—select 管脚 1
17 在 wlngth_输出_0 硬件 可选择的 输出 wordlength—select 管脚 0
18 在 smode_输出_1 输出 端口 串行 接口 模式 选择 管脚 1
19 在 smode_输出_0 输出 端口 串行 接口 模式 选择 管脚 0
20 在 tdm_在 串行 数据 输入
*
(仅有的 为 daisy-chain 模式). 地面 当 不 使用.
21 在 DGND 数字的 地面 管脚
22 在 vdd_核心 3.3 v 数字的 供应 管脚
23 输出 sdata_o 输出 串行 数据 (在 输出 样本 比率)
24 在/输出 lrclk_o 主控/从动装置 输出 left/正确的 时钟
25 在/输出 sclk_o 主控/从动装置 输出 串行 位 时钟
26 在 mmode_0 主控/从动装置 时钟 比率 模式 选择 管脚 0
27 在 mmode_1 主控/从动装置 时钟 比率 模式 选择 管脚 1
28 在 mmode_2 主控/从动装置 时钟 比率 模式 选择 管脚 2
*
也 使用 至 输入 matched-阶段 模式 数据.
: 点此下载
