首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:166509
 
资料名称:P87C750EBDDB
 
文件大小: 137.97K
   
说明
 
介绍:
80C51 8-bit microcontroller family 1K/64 OTP ROM, low pin count
 
 


: 点此下载
  浏览型号P87C750EBDDB的Datasheet PDF文件第5页
5
浏览型号P87C750EBDDB的Datasheet PDF文件第6页
6
浏览型号P87C750EBDDB的Datasheet PDF文件第7页
7
浏览型号P87C750EBDDB的Datasheet PDF文件第8页
8

9
浏览型号P87C750EBDDB的Datasheet PDF文件第10页
10
浏览型号P87C750EBDDB的Datasheet PDF文件第11页
11
浏览型号P87C750EBDDB的Datasheet PDF文件第12页
12
浏览型号P87C750EBDDB的Datasheet PDF文件第13页
13
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
飞利浦 半导体 产品 规格
83c750/87c750
80c51 8-位 微控制器 家族
1k/64 otp/只读存储器, 低 管脚 计数
1998 将 01
9
87c750 程序编制 仔细考虑
非易失存储器 特性
这 87c750 是 编写程序 用 使用 一个 修改 快-脉冲波
程序编制 algorithm 类似的 至 那 使用 为 设备 此类 作 这
87c451 和 87c51. 它 differs 从 这些 设备 在 那 一个 串行 数据
stream 是 使用 至 放置 这 87c750 在 这 程序编制 模式.
图示 4 显示 一个 块 图解 的 这 程序编制 配置
为 这 87c750. 端口 管脚 p0.2 是 使用 作 这 程序编制 电压
供应 输入 (v
PP
信号). 端口 管脚 p0.1 是 使用 作 这 程序
(pgm/) 信号. 这个 管脚 是 使用 为 这 25 程序编制 脉冲.
端口 3 是 使用 作 这 地址 输入 为 这 字节 至 是 编写程序
和 accepts 两个都 这 高 和 低 组件 的 这 eleven 位
地址. multiplexing 的 这些 地址 组件 是 执行
使用 这 asel 输入. 这 用户 应当 驱动 这 asel 输入 高
和 然后 驱动 端口 3 和 这 高 顺序 位 的 这 地址. asel
应当 仍然是 高 为 在 least 13 时钟 循环. asel 将 然后 是
驱动 低 这个 latches 这 高 顺序 位 的 这 地址 内部.
这 高 地址 应当 仍然是 在 端口 3 为 在 least 二 时钟
循环 之后 asel 是 驱动 低. 端口 3 将 然后 是 驱动 和 这
低 字节 的 这 地址. 这 低 地址 将 是 内部 稳固的 13
时钟 循环 后来的. 这 地址 将 仍然是 稳固的 提供 那 这
低 字节 放置 在 端口 3 是 使保持 稳固的 和 asel 是 保持 低.
便条:
asel needs 至 是 搏动 高 仅有的 至 改变 这 高 字节 的 这
地址.
端口 1 是 使用 作 一个 双向的 数据 总线 在 程序编制 和
核实 行动. 在 程序编制 模式, 它 accepts 这 字节 至
是 编写程序. 在 核实 模式, 它 提供 这 内容 的 这
非易失存储器 location 指定 用 这 地址 这个 有 被 有提供的
至 端口 3.
这 xtal1 管脚 是 这 振荡器 输入 和 receives 这 主控 系统
时钟. 这个 时钟 应当 是 在 1.2 和 6mhz.
这 重置 管脚 是 使用 至 接受 这 串行 数据 stream 那 places
这 87c750 在 各种各样的 程序编制 模式. 这个 模式 组成
的 一个 10-位 代号 和 这 lsb sent 第一. 各自 位 是 同步 至
这 时钟 输入, x1.
程序编制 运作
计算数量 5 和 6 显示 这 定时 图解 为 这 程序/核实
循环. 重置 应当 initially 是 使保持 高 为 在 least 二 机器
循环. p0.1 (pgm/) 和 p0.2 (v
PP
) 将 是 在 v
OH
作 一个 结果 的 这
重置 运作. 在 这个 要点, 这些 管脚 函数 作 正常的
quasi-双向的 i/o 端口 和 这 程序编制 设备 将
拉 这些 线条 低. 不管怎样, 较早的 至 sending 这 10-位 代号 在 这
重置 管脚, 这 程序编制 设备 应当 驱动 这些 管脚
高 (v
IH
). 这 重置 管脚 将 now 是 使用 作 这 串行 数据 输入
为 这 数据 stream 这个 places 这 87c750 在 这 程序编制
模式. 数据 位 是 抽样 在 这 时钟 高 时间 和 因此
应当 仅有的 改变 在 这 时间 那 这 时钟 是 低. 下列的
传递 的 这 last 数据 位, 这 重置 管脚 应当 是 使保持 低.
next 这 地址 信息 为 这 location 至 是 编写程序 是
放置 在 端口 3 和 asel 是 使用 至 执行 这 地址
multiplexing, 作 先前 描述. 在 这个 时间, 端口 1 功能
作 一个 输出.
一个 高 电压 v
PP
水平的 是 然后 应用 至 这 v
PP
输入 (p0.2).
(这个 sets 端口 1 作 一个 输入 端口). 这 数据 至 是 编写程序 在
这 非易失存储器 排列 是 然后 放置 在 端口 1. 这个 是 followed 用 一个
序列 的 程序编制 脉冲 应用 至 这 pgm/ 管脚 (p0.1). 这些
脉冲 是 创建 用 驱动 p0.1 低 和 然后 高. 这个 脉冲波 是
重复的 直到 一个 总的 的 25 程序编制 脉冲 有 occurred. 在
这 conclusion 的 这 last 脉冲波, 这 pgm/ 信号 应当 仍然是 高.
这 v
PP
信号 将 now 是 驱动 至 这 v
OH
水平的, 放置 这
87c750 在 这 核实 模式. (端口 1 是 now 使用 作 一个 输出 端口).
之后 四 机器 循环 (48 时钟 时期), 这 内容 的 这
addressed location 在 这 非易失存储器 排列 将 呈现 在 端口 1.
这 next 程序编制 循环 将 now 是 initiated 用 放置 这
地址 信息 在 这 输入 的 这 多路复用 缓存区, 驱动
这 v
PP
管脚 至 这 v
PP
电压 水平的, 供应 这 字节 至 是
编写程序 至 port1 和 issuing 这 26 程序编制 脉冲 在 这
pgm/ 管脚, bringing v
PP
后面的 向下 至 这 v
C
水平的 和 verifying 这
字节.
程序编制 模式
这 87c750 有 四 程序编制 特性 组成公司的 在里面 它的
非易失存储器 排列. 这些 包含 这 用户 非易失存储器 为 存储 的 这
应用’s 代号, 一个 16-字节 encryption 关键 排列 和 二 安全
位. 程序编制 和 verification 的 这些 四 elements 是
选择 用 一个 结合体 的 这 串行 数据 stream 应用 至 这
重置 管脚 和 这 电压 水平 应用 至 端口 管脚 p0.1 和
p0.2. 这 各种各样的 结合体 是 显示 在 表格 3.
encryption 关键 表格
这 87c750 包含 一个 16-字节 非易失存储器 排列 那 是 可编程序的
用 这 终止 用户. 这 内容 的 这个 排列 能 然后 是 使用 至
encrypt 这 程序 记忆 内容 在 一个 程序 记忆
核实 运作. 当 一个 程序 记忆 核实 运作 是
执行, 这 内容 的 这 程序 记忆 location 是
xnor’ed 和 一个 的 这 字节 在 这 16-字节 encryption 表格. 这
结果 数据 模式 是 然后 提供 至 端口 1 作 这 核实 数据.
这 encryption mechanism 能 是 使不能运转, 在 essence, 用 leaving
这 字节 在 这 encryption 表格 在 它们的 erased 状态 (ffh) 自从
这 xnor 产品 的 一个 位 和 一个 logical 一个 将 结果 在 这 原来的
位. 这 encryption 字节 是 编排 和 这 代号 记忆 在
16-字节 groups. 这 第一 字节 在 代号 记忆 将 是 encrypted 和
这 第一 字节 在 这 encryption 表格; 这 第二 字节 在 代号
记忆 将 是 encrypted 和 这 第二 字节 在 这 encryption
表格 和 所以 forth 向上 至 和 包含 这 16the 字节. 这 encryption
repeats 在 16-字节 groups; 这 17th 字节 在 这 代号 记忆 将 是
encrypted 和 这 第一 字节 在 这 encryption 表格, 和 所以 forth.
安全 位
二 安全 位, 安全 位 1 和 安全 位 2, 是 提供 至
限制 进入 至 这 用户 非易失存储器 和 encryption 关键 arrays.
安全 位 1 是 这 程序 inhibit 位, 和 once 编写程序
执行 这 下列的 功能:
1. 额外的 程序编制 的 这 用户 非易失存储器 是 inhibited.
2. 额外的 程序编制 的 这 encryption 关键 是 inhibited.
3. verification 的 这 encryption 关键 是 inhibited.
4. verification 的 这 用户 非易失存储器 和 这 安全 位 水平 将
安静的 是 执行.
(如果 这 encryption 关键 排列 是 正在 使用, 这个 安全 位 应当 是
编写程序 用 这 用户 至 阻止 unauthorized 部 从
reprogramming 这 encryption 关键 至 所有 logical 零 位. 此类
程序编制 将 提供 数据 在 一个 核实 循环 那 是 这
logical complement 的 这 用户 非易失存储器 内容).
安全 位 2, 这 核实 inhibit 位, 阻止 verification 的 两个都 这
用户 非易失存储器 排列 和 这 encryption 关键 arrays. 这 安全 位
水平 将 安静的 是 核实.
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com