MC14532B
http://onsemi.com
7
图示 4. 二 mc14532b’s 倾泻 为 4–bit 输出
D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0
D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D5 D4 D3 D2 D1 D0
Q1 Q0Q2 Q1 Q0Q2
Q1 Q0Q2Q3
GS
3/4 mc14071b
V
DD
E
在
E
输出
E
在
E
输出
E
输出
= “1”
和 d
在
= “0”
图示 5. 数字的 至 相似物 和 相似物 至 数字的 转换器
数字的 至 相似物 转换
这 数字的 eight–bit 文字 至 是 转变 是 应用 至 这
输入 的 这 mc14512 和 这 大多数 重大的 位 在
x7 和 这 least 重大的 位 在 x0. 一个 时钟 输入 的 向上 至
2.5 mhz (在 v
DD
= 10 v) 是 应用 至 这 mc14520b.
一个 compromise 在 i
偏差
为 这 mc1710 和
∆
R
在 n 和 p–channel 输出 给 一个 值 的 r 的
33 k ohms. 在 顺序 至 过滤 输出 这 切换 发生率,
rc 应当 是 关于 1.0 ms (如果 r = 33 k ohms, c
[
0.03
µ
f).
这 相似物 3.0 db 带宽 将 然后 是 直流 至 1.0 khz.
相似物 至 数字的 转换
一个 相似物 信号 是 应用 至 这 相似物 输入 的 这
mc1710. 一个 数字的 eight–bit 文字 知道 至 代表 一个 dig-
itized 水平的 较少 比 这 相似物 输入 是 应用 至 这
mc14512 作 在 这 d 至 一个 转换. 这 文字 是 increm-
ented 在 比率 sufficient 至 准许 稳步的 状态 至 是 reached
在 incrementations (i.e. 3.0 ms). 这 输出 的 这
mc1710 将 改变 当 这 数字的 输入 代表 这
第一 digitized 水平的 在之上 这 相似物 输入. 这个 文字 是 这
数字的 描述 的 这 相似物 文字.
相似物
输出
时钟
输入
相似物
输入
V
DD
X7 X6 X5 X4 X3 X2 X1 X0
MC14512
一个
B
C
MC1710
R
C
Z
V
DD
V
SS
E
在
D0 D1 D2 D3 D4 D5 D6 D7
Q2 Q0Q1
停止
文字
INCREMENTATION
Q2 Q4Q3Q1 Q2 Q4Q3Q1
CE RCE R
1/2 mc14520b 1/2 mc14520b
数字的 输入/输出
8–bit 文字
至 是 转变