首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:168721
 
资料名称:MAX510BEPE
 
文件大小: 235.16K
   
说明
 
介绍:
Quad, Serial 8-Bit DACs with Rail-to-Rail Outputs
 
 


: 点此下载
  浏览型号MAX510BEPE的Datasheet PDF文件第1页
1
浏览型号MAX510BEPE的Datasheet PDF文件第2页
2
浏览型号MAX510BEPE的Datasheet PDF文件第3页
3

4
浏览型号MAX510BEPE的Datasheet PDF文件第5页
5
浏览型号MAX510BEPE的Datasheet PDF文件第6页
6
浏览型号MAX510BEPE的Datasheet PDF文件第7页
7
浏览型号MAX510BEPE的Datasheet PDF文件第8页
8
浏览型号MAX510BEPE的Datasheet PDF文件第9页
9
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
max509/max510
四方形, 串行 8-位 dacs
和 栏杆-至-栏杆 输出
4 _______________________________________________________________________________________
电的 特性 (持续)
(v
DD
= +5v ±10%, v
SS
= 0v 至 -5.5v, v
REF
= 4v, agnd = dgnd = 0v, r
L
= 10k
, c
L
= 100pf, t
一个
= t
最小值
至 t
最大值
,
除非 否则 指出.)
参数 情况 最小值 典型值 最大值 单位
积极的 供应 电压
标识
4.5 5.5 vfor 指定 performancev
DD
负的 供应 电压 -5.5 0 vfor 指定 performancev
SS
510
积极的 供应 电流
512
mAI
DD
负的 供应 电流 mAI
SS
510
max5_ _c/e
max5_ _m
max5_ _c/e
512max5_ _m
V
SS
= -5v ±10%, 输出
unloaded, 所有 数字的
输入 = 0v 或者 v
DD
便条 1:
输入 阻抗 是 代号 依赖. 这 最低 输入 阻抗 occurs 在 代号 = 55 十六进制.
便条 2:
输入 电容 是 代号 依赖. 这 最高的 输入 电容 occurs 在 代号 = 00 十六进制.
便条 3:
vref = 4v
p-p
, 10khz. 频道-至-频道 分开 是 量过的 用 设置 这 代号 的 一个 dac 至 ff 十六进制 和 设置 这
代号 的 所有 其它 dacs 至 00 十六进制.
便条 4:
vref = 4v
p-p
, 10khz. dac 代号 = 00 十六进制.
便条 5:
有保证的 用 设计.
便条 6:
输出 安排好 时间 是 量过的 用 带去 这 代号 从 00 十六进制 至 ff 十六进制, 和 从 ff 十六进制 至 00 十六进制.
定时 特性
(v
DD
= +5v ±10%, v
SS
= 0v 至 -5v, v
REF
= 4v, agnd = dgnd = 0v, c
L
= 50pf, t
一个
= t
最小值
至 t
最大值
, 除非 否则 指出.)
参数
情况 最小值 典型值 最大值 单位
CLR
脉冲波 宽度 低
标识
50 25
ns
max5_ _m
max5_ _c/e 40 20
t
CLW
max5_ _m 50 25
ns
max5_ _c/e 40 20
sclk 下降 至
CS
上升 支撑 时间
0 nst
CSH2
sclk 下降 至
CS
下降 支撑 时间
0 ns(便条 7)t
CSH0
40max5_ _c/e
10 100max5_ _c/e
max5_ _c/e 40
40max5_ _c/e
20 12.5max5_ _c/e
din 至 sclk 上升 支撑 时间 0 nst
DH
sclk 上升 至
CS
上升 支撑 时间
(便条 9) 40 nst
CSH1
LDAC
脉冲波 宽度 低
(注释 7, 8) 0 ns
t
LDW
t
CLL
CS
上升 至
LDAC
下降 建制 时间
40max5_ _c/e
CS
下降 至 sclk 建制 时间
50
ns
max5_ _m
t
CSS
din 至 sclk 上升 建制 时间
50
ns
max5_ _m
t
DS
sclk 时钟 频率
20 10
MHz
max5_ _m
f
CLK
sclk 脉冲波 宽度 高
50
ns
max5_ _m
t
CH
sclk 脉冲波 宽度 低
max5_ _m 50
nst
CL
sclk 至 dout 有效的
10 100
ns
max5_ _m
t
便条 7:
有保证的 用 设计.
便条 8:
如果
LDAC
是 使活动 较早的 至
CS
's rising 边缘, 它 必须 停留 低 为 t
LDW
或者 变长 之后
CS
变得 高.
便条 9:
最小 延迟 从 12th 时钟 循环 至
CS
上升.
输出 unloaded, 所有
数字的 输入 = 0v 或者 v
DD
电源 供应
串行 接口 定时
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com