max531/max538/max539
+5v, 低-电源, 电压-输出
串行 12-位 dacs
8 _______________________________________________________________________________________
10
函数
1
BIPOFF
双极 补偿/增益
电阻
2 DIN 串行 数据 输入
3
CLR
clear. asynchronously sets
dac 寄存器 至 000 十六进制.
管脚
—
1
4 SCLK 串行 时钟 输入
5
CS
碎片 选择, 起作用的 低
6 DOUT
串行 数据 输出 为
daisy-chaining
7 DGND 数字的 地面
—
2
3
8 AGND 相似物 地面
9 REFIN 涉及 输入
4
—
5
6
— REFOUT
涉及 输出,
2.048v
11 — V
SS
负的 电源 供应
12 7 VOUT dac 输出
13 8 V
DD
积极的 电源 供应
14 — RFB 反馈 电阻
MAX531
MAX538
MAX539
名字
____________________管脚 描述
_______________详细地 描述
一般 dac discussion
这 max531/max538/max539 使用 一个 “inverted” r-2r
ladder 网络 和 一个 单独的-供应 cmos 运算 放大 至 con-
vert 12-位 数字的 数据 至 相似物 电压 水平 (看
函数的 图解)
. 这 期 “inverted” describes 这
ladder 网络 因为 这 refin 管脚 在 电流-输出
dacs 是 这 summing 接合面, 或者 模拟的 地面, 的 一个 运算
放大. 不管怎样, 此类 使用 将 结果 在 这 输出 电压
正在 这 inverse 的 这 涉及 电压. 这
max531/max538/max539’s topology 制造 这 输出
这 一样 极性 作 这 涉及 输入.
一个 内部的 重置 电路 forces 这 dac 寄存器 至 重置 至
000 十六进制 在 电源-向上. additionally, 一个 clear
CLR
管脚, 当
使保持 低, sets 这 dac 寄存器 至 000 十六进制.
CLR
运作
asynchronously 和 independently 从 这 碎片-选择
(
cs)
管脚.
缓存区 放大器
这 输出 缓存区 是 一个 统一体-增益 稳固的, 栏杆-至-栏杆 输出,
bicmos 运算 放大. 输入 补偿 电压 和 cmrr 是
修整 至 达到 更好的 比 12-位 效能.
安排好 时间 是 25µs 至 0.01% 的 最终 值. 这 安排好
时间 是 非常 变长 当 这 dac 代号 是 initially
设置 至 000 十六进制, 因为 在 这个 代号 这 运算 放大 是 com-
pletely debiased. 开始 从 代号 001 十六进制 如果 需要.
这 输出 是 短的-电路 保护 和 能 驱动 一个 2k
Ω
加载 和 更多 比 100pf 加载 电容.
t
CSH0
t
CSS
t
CH
t
CL
t
CSH1
t
CSW
t
DS
t
DH
t
做
CS
SCLK
DIN
DOUT
t
CS1
图示 1. 定时 图解
: 点此下载
