首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:168912
 
资料名称:MAX195BEWE
 
文件大小: 311.36K
   
说明
 
介绍:
16-Bit, 85ksps ADC with 10レA Shutdown
 
 


: 点此下载
  浏览型号MAX195BEWE的Datasheet PDF文件第1页
1
浏览型号MAX195BEWE的Datasheet PDF文件第2页
2
浏览型号MAX195BEWE的Datasheet PDF文件第3页
3

4
浏览型号MAX195BEWE的Datasheet PDF文件第5页
5
浏览型号MAX195BEWE的Datasheet PDF文件第6页
6
浏览型号MAX195BEWE的Datasheet PDF文件第7页
7
浏览型号MAX195BEWE的Datasheet PDF文件第8页
8
浏览型号MAX195BEWE的Datasheet PDF文件第9页
9
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
MAX195
16-位, 85ksps 模数转换器 和 10µa 关闭
4 _______________________________________________________________________________________
vddd = vdda = 5.25v, vssd = vssa = -5.25v
vddd = vdda = 5.25v, vssd = vssa = -5.25v,
bp/向上/
SHDN
= 0v
vddd = vdda = 5.25v, vssd = vssa = -5.25v,
bp/向上/
SHDN
= 0v
vddd = vdda = 5.25v, vssd = vssa = -5.25v,
bp/向上/
SHDN
= 0v
vddd = vdda = 5.25v, vssd = vssa = -5.25v,
bp/向上/
SHDN
= 0v
情况
mW80电源 消耗
µa0.1 5I
SSA
vssa 关闭 供应 电流
µa0.1 5I
DDA
vdda 关闭 供应 电流
µa1.6 5I
DDD
vddd 关闭 供应 电流
(便条 5)
µa0.1 5I
SSD
vssd 关闭 供应 电流
UNITSMIN 典型值 MAXSYMBOLPARAMETER
电的 特性 (持续)
(vddd = vdda = +5v, vssd = vssa = -5v, f
CLK
= 1.7mhz, v
REF
= +5v, t
一个
= t
最小值
至 t
最大值
, 除非 否则 指出. 典型
值 是 在 t
一个
= +25°c.)
定时 特性
(vddd = vdda = +5v, vssd = vssa = -5v, 除非 否则 指出.)
便条 1:
精度 和 动态 效能 tests 执行 之后 校准.
便条 2:
有保证的 用 设计, 不 测试.
便条 3:
测试 和 50% 职责 循环. 职责 循环 从 25% 至 75% 在 1.7mhz 是 可接受的.
便条 4:
外部 时钟
部分.
便条 5:
量过的 在 关闭 模式 和 clk 和 sclk 低.
电源 (所需的)东西 (内容.)
参数 标识 情况
T
一个
= +25°c
典型值
T
一个
= 0°c 至
+70°C
最小值 最大值
T
一个
= -40°c 至
+85°C
最小值 最大值
T
一个
= -55°c 至
+125°C
最小值 最大值
单位
CONV
脉冲波 宽度
t
CW
20 30 35 ns
CONV
至 clk 下落
同步 (便条 2)
t
CC1
10 10 10 ns
CONV
至 clk rising
同步 (便条 2)
t
CC2
40 40 ns
数据 进入 时间 t
DV
C
L
= 50pf 80 80
40
ns
总线 relinquish 时间 t
DH
C
L
= 10pf 40 40 40 ns
clk 至
EOC
t
CEH
C
L
= 50pf 300 300 350 ns
clk 至
EOC
t
CEL
C
L
= 50pf 300 300 350 ns
clk 至 dout 有效的 t
CD
C
L
= 50pf 100 350 100 375 100 400 ns
sclk 至 dout 有效的 t
SD
C
L
= 50pf 20 140 20 160 20 160 ns
CS
至 sclk 建制 时间
t
CSS
75 75 75 ns
CS
至 sclk 支撑 时间
t
CSH
-10 -10 -10 ns
acquisition 时间 t
AQ
2.4 2.4 2.4 µs
校准 时间 t
CAL
14,000 x t
CLK
8.2 8.2 8.2 ms
重置
至 clk 建制 时间
t
RCS
-40 -40 -40 ns
重置
至 clk 支撑 时间
t
RCH
120 120 120
开始-向上 时间 (便条 6) t
SU
Exiting
关闭
50
ns
90
µs
便条 6:
安排好 时间 必需的 之后 deasserting 关闭 至 达到 较少 比 0.1lsb 额外的 错误.
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com