Virtex
™
-e 1.8 v 地方 可编程序的 门 Arrays
R
ds022-1 (v2.2) 十一月 9, 2001
www.xilinx.com
单元 1 的 4
初步的 产品 规格
1-800-255-7778 3
resources. 这 abundance 的 routing resources 准许 这
Virtex-e 家族 至 accommodate 甚至 这 largest 和 大多数
complex 设计.
Virtex-e fpgas 是 sram-为基础, 和 是 customized 用
加载 配置 数据 在 内部的 记忆 cells. con-
figuration 数据 能 是 读 从 一个 外部 sprom (mas-
ter 串行 模式), 或者 能 是 写 在 这 fpga
(selectmap
™
, 从动装置 串行, 和 jtag 模式).
这 标准 xilinx foundation 序列
™
和 alliance
序列
™
开发 系统 deliver 完全 设计
支持 为 virtex-e, covering 每 aspect 从 behavioral
和 图式 entry, 通过 simulation, 自动 设计
转变 和 implementation, 至 这 creation 和 向下-
加载 的 一个 配置 位 stream.
高等级的 效能
Virtex-e 设备 提供 更好的 效能 比 previous
generations 的 fpgas. 设计 能 达到 同步的
系统 时钟 比率 向上 至 240 mhz 包含 i/o 或者 622 mb/s
使用 源 同步的 数据 传递 architech-
tures. virtex-e i/os 遵守 全部地 和 3.3 v pci specifica-
tions, 和 接口 能 是 执行 那 运作 在
33 mhz 或者 66 mhz.
当 效能 是 设计-依赖, 许多 设计
运作 内部 在 speeds 在 excess 的 133 mhz 和 能
达到 在 311 mhz.Table 2显示 效能 数据 为
代表 电路, 使用 worst-情况 定时 参数.
virtex-e 设备/包装 结合体 和 最大 i/o
Table 2:
效能 为 一般 电路 功能
函数 位 virtex-e (-7)
寄存器-至-寄存器
Adder 16
64
4.3 ns
6.3 ns
pipelined 乘法器 8 x 8
16 x 16
4.4 ns
5.1 ns
地址 解码器 16
64
3.8 ns
5.5 ns
16:1 多路调制器 4.6 ns
parity tree 9
18
36
3.5 ns
4.3 ns
5.9 ns
碎片-至-碎片
hstl 类 iv
lvttl,16ma, 快 回转
LVDS
LVPECL
表格 3:
virtex-e 家族 最大 用户 i/o 用 设备/包装 (excluding 专心致志的 时钟 pins)
XCV
50E
XCV
100E
XCV
200E
XCV
300E
XCV
400E
XCV
600E
XCV
1000E
XCV
1600E
XCV
2000E
XCV
2600E
XCV
3200E
CS144 94 94 94
PQ240 158 158 158 158 158
HQ240 158 158
BG352 196 260 260
BG432 316 316 316
BG560 404 404 404 404 404
FG256 176 176 176 176
FG456 284 312
FG676 404 444
FG680 512 512 512 512
FG860 660 660 660
FG900 512 660 700
FG1156 660 724 804 804 804
: 点此下载
