br24c01a-w / br24c01af-w / br24c01afj-w / br24c01afv-w / br24c02-w / br24c02f-w /
记忆 ics
br24c02fj-w / br24c02fv-w / br24c04-w / br24c04f-w / br24c04fj-w / br24c04fv-w
!
!!
!
定时 charts
t
BUF
t
DH
t
PD
t
高
t
HD
:
STA
t
低
t
F
t
R
SDA
SDA
SCL
开始 位 停止 位
SCL
SDA
·
数据 是 读 在 这 rising 边缘 的 scl.
·
数据 是 输出 在 同步 和 这 下落 边缘 的 scl.
t
SU
: dat t
HD
: dat
t
SU
: stot
HD
: sta t
SU
: sta
(输出)
(输入)
图.1 同步 数据 输入 / 输出 定时
ACKD0
(n 地址)
t
WR
SDA
SCL
开始 conditionstop 情况
写 数据
图.2 写 循环 定时
!
!!
!
电路 运作
(1) 开始 情况 (recognition 的 开始 位)
在之前 executing 任何 command, 当 scl 是 高, 一个 开始 情况 (开始 位) 是 必需的 至 导致 sda 至 下降 从
高 至 低. 这个 ic 是 设计 至 constantly 发现 whether 那里 是 一个 开始 情况 (开始 位) 为 这 sda 和
scl 线条, 和 非 commands 将 是 executed 除非 这个 情况 是 satisfied.
(看 图.1 为 这 同步 数据 输入 / 输出 定时.)
(2) 停止 情况 (recognition 的 停止 位)
至 停止 任何 command, 一个 停止 情况 (停止 位) 是 必需的. 一个 停止 情况 是 达到 当 sda 变得 从
低 至 高 当 scl 是 高. 这个 使能 commands 至 是 完成.
(看 图.1 为 这 同步 数据 输入 / 输出 定时.)
(3) 预防措施 涉及 写 commands
在 这 写 模式, 这 transferred 数据 是 不 写 至 这 记忆 除非 这 停止 位 是 executed.