ad5545/ad5555
表格 5. ad5555 控制 逻辑 真实 表格
CS
CLK
LDAC
RS
MSB 串行 变换 寄存器 函数 输入 寄存器 函数 dac 寄存器
h x H h x 非 效应 Latched Latched
l l H h x 非 效应 Latched Latched
L
↑
+
h h x
变换 寄存器 数据
先进的 一个 位
latched latched
l h H h x 非 效应 Latched Latched
↑
+
l h h x 非 效应
选择 dac updated
和 电流 sr 电流
Latched
h x L h x 非 效应 Latched Transparent
h x H h x 非 效应 Latched Latched
h x
↑
+
h x 非 效应 Latched Latched
H X H L 0 非 效应 latched data = 0x0000 latched 数据 = 0x0000
H X H L H 非 效应 latched data = 0x2000 latched 数据 = 0x2000
注释
1. sr = 变换 寄存器,
↑
+ = 积极的 逻辑 转变, 和 x = don’t 小心.
2. 在 电源-在, 两个都 这 输入 寄存器 和 这 dac 寄存器 是 承载 和 所有 0s.
表格 6. ad5545 串行 输入 寄存器 数据 表格在, 数据 是 承载 在 这 msb-第一 format
MSB
LSB
位 位置 B17 b16 b15b14 b13 b12 b11 b10 b9 b8 b7 b6 b5 b4 b3 b2 b1 b0
数据 文字 A1 A0 d15 d14 d13 d12 d11d10 d9 d8 d7 d6 d5 d4 d3 d2 d1 d0
便条 那 仅有的 这 last 18 位 的 数据 clocked 在 这 串行 寄存器 (地址 + 数据) 是 inspected 当 这
CS
线条’s 积极的 边缘
returns 至 逻辑 高. 在 这个 要点, 一个 内部 发生 load strobe transfers 这 串行 寄存器 数据 内容 (位 d15–d0) 至 这
解码 dac 输入 寄存器 地址 决定 用 位 a1 和a0. 任何 extra 位 clocked 在 这 ad5545 变换 寄存器 是 ignored; 仅有的
这 last 18 位 clocked 在 是 使用. 如果 翻倍-缓冲 数据 是 不 需要, 这
LDAC
管脚 能 是 系 逻辑 低 至 使不能运转 这 dac 寄存器.
表格 7. ad5555 串行 输入 寄存器 数据 表格在, 数据 是 承载 在 这 msb-第一 format
MSB
LSB
位 位置 B15 b14 b13B12B11B10b9 b8 b7 b6 b5 b4 b3 b2 b1 b0
数据 文字 A1 A0 D13D12D11D10d9 d8 d7 d6 d5 d4 d3 d2 d1 d0
便条 那 仅有的 这 last 16 位 的 数据 clocked 在 这 串行 寄存器 (地址 + 数据) 是 inspected 当 这
CS
线条’s 积极的 边缘
returns 至 逻辑 高. 在 这个 要点, 一个 内部 发生 load strobe transfers 这 串行 寄存器 数据 内容 (位 d13–d0) 至 这
解码 dac 输入 寄存器 地址 决定 用 位 a1 和a0. 任何 extra 位 clocked 在 这 ad5555 变换 寄存器 是 ignored; 仅有的
这 last 16 位 clocked 在 是 使用. 如果 翻倍-缓冲 数据 是 不 需要, 这
LDAC
管脚 能 是 系 逻辑 低 至 使不能运转 这 dac 寄存器.
表格 8. 地址 decode
a1 a0 dac 解码
0 0 毫无
0 1 dac 一个
1 0 dac b
1 1 dac 一个 和 dac b
rev. 0 | 页 8 的 16