1996 微芯 技术 公司 ds20070g-页 7
24LC16B
图示 7-1: 电流 地址 读
图示 7-2: 随机的 读
图示 7-3: sequential 读
SP
总线 activity
主控
sda 线条
总线 activity
S
T
一个
R
T
S
T
O
P
控制
字节
Data n
一个
C
K
N
O
一个
C
K
S P
S
总线 activity
主控
sda 线条
总线 activity
S
T
一个
R
T
S
T
O
P
控制
字节
一个
C
K
文字
地址 (n)
控制
字节
S
T
一个
R
T
数据 (n)
一个
C
K
一个
C
K
N
O
一个
C
K
P
总线 activity
主控
sda 线条
总线 activity
S
T
O
P
控制
字节
一个
C
K
N
O
一个
C
K
数据 n 数据 n + 1 数据 n + 2 数据 n + x
一个
C
K
一个
C
K
一个
C
K
8.0 管脚 描述
8.1 SD一个 串行 地址/数据 输入/输出
这个 是 一个 bi-directional 管脚 使用 至 转移 地址
和 数据 在 和 数据 输出 的 这 设备. 它 是 一个 打开
流 终端, 因此 这 sda 总线 需要 一个 pullup
电阻 至 v
CC
(典型 10k
Ω
为 100 khz, 1k
Ω
为 400
khz).
为 正常的 数据 转移 sda 是 允许 至 改变 仅有的
在 scl 低. 改变 在 scl 高 是
保留 为 表明 这 开始 和 停止 condi-
tions.
8.2 scl 串行 时钟
这个 输入 是 使用 至 同步 这 数据 转移 从
和 至 这 设备.
8.3 WP
这个 管脚 必须 是 连接 至 也 v
SS
或者 v
CC
.
如果 系 至 vss 正常的 记忆 运作 是 使能
(读/写 这 全部 记忆 000-7ff).
如果 系 至 v
CC
, 写 行动 是 inhibited. 这
全部 记忆 将 是 写-保护. 读 行动
是 不 影响.
这个 特性 准许 这 用户 至 使用 这 24lc16b 作 一个
串行 只读存储器 当 wp 是 使能 (系 至 v
CC
).
8.4 a0, a1, a2
这些 管脚 是 不 使用 用 这 24lc16b. 它们 将
是 left floating 或者 系 至 也 v
SS
或者 v
CC
.
: 点此下载
